Текст книги "Проектирование от печки – Трассировка высокоскоростных цифровых печатных плат"

Проектирование от печки – Трассировка высокоскоростных цифровых печатных плат
Александр Сергеевич Трофимов

© Александр Сергеевич Трофимов, 2024

ISBN 978-5-0062-3258-7

Создано в интеллектуальной издательской системе Ridero

Предисловие

В книге представлен полный базовый объем знаний, необходимый для трассировки современных высокоскоростных цифровых печатных плат (ВЦПП).

По формату книга ближе к брошюре, зато в ней нет воды. Она написана простым образным языком «от инженера – инженеру».

Книга будет полезна начинающим разработчикам цифровых печатных плат для формирования правильного и продуктивного подхода и видения. Но и опытным разработчикам мой фундаментальный подход может помочь структурировать имеющиеся навыки и знания, а так же закрыть имеющиеся белые пятна.

Изложенного материала достаточно для освоения специальности инженером работающим в смежной области.

Благодарю мою жену Вику за веру в меня, вдохновение и пример роста. Благодарю коллег, которые с одной стороны заставляли меня делать правильно, а с другой стороны заставляли думать и обосновывать свою точку зрения.

Фразы обведенные в рамочки рекомендуется зазубрить. Это сформирует интуитивное понимание сути процессов «на ходу».

Практика

Задание основных правил трассировки

Классы цепей

– POWER (включая GND) – стандартная ширина трассы 0.3 мм, минимальная 0.15 мм, максимальная – 1 мм;

– ВЧ интерфейсы: DDR, PCIe, SATA, SPI, JTAG и пр. выше 1 Мбит;

– другие критичные цепи: Voltage Sense, PWM и т. п.

Импедансы

Дифференциальные (DIFF) 100 Ом:

– 1GBASE-T (1 Гбит Ethernet) (без вариантов т.к. передача двунаправленная, кодирование PAM-5, отражения недопустимы)

– SATA Gen3 (допускается 85 Ом, т.к. передача однонаправленная, приемник терминированный, кодирование NRZ, влияние отражений невелико)

– HCSL PCIe Clocks (импеданс может быть любым, но одинаковым на всей протяженности линии, передатчик должен быть согласован. Отражения могут влиять на джиттер)

Дифф. 85 Ом:

– PCIe Gen4

Однонаправленные (SE – Single Ended) 50 Ом:

– CMOS Clocks

– JTAG

– SPI

Все прочие SE трассы сделать минимальной ширины

На данном этапе можно сделать все дифпары шириной/зазором 0.125/0.125 мм для простых плат и 0.1/0.1 мм для сложных плат, и SE сигналы соответственно 0.125 и 0.1.

Задавать зазоры на этом этапе не имеет смысла.

Для современных высокоскоростных цифровых печатных плат (ВЦПП) характерно преобладание PCIe среди ВЧ интерфейсов. Логично, чтобы дифпары 85 Ом были минимального размера (100/100 или 75/75 мкм).

Раскрашивание

Раскрашивание цепей очень помогает ориентироваться в проекте в процессе трассировки.

Земля – светло-серый.

No Connect – темно-серый.

Основные питания – в разные цвета. В процессе разработки покрасить все питания.

Классы ВЧ цепей по интерфейсам и направлениям (TX/RX). В отличие от питаний желательно добавить какой-то орнамент: дифпары в мелкую крапинку, SE-цепи – в крупную.

Расстановка всех компонентов

Крупные микросхемы и разъемы расположить примерно так, как они должны быть. Мелочь расположить группами рядом с соответствующими крупными микросхемами. Внутри групп расположение мелких компонентов произвольное, должна быть ясна только занимаемая ими площадь. Задача – определить взаимное расположение компонентов и как все будет умещаться.

На данном этапе плата может выглядеть примерно так:

Предварительная отрисовка полигонов питания

Размеры полигонов считаются в квадратах.

Максимальное число квадратов для 43 мкм меди считается по формуле:

Отсюда следует интуитивный вывод: самая сложная ситуация для инженера – шина питания с малым напряжением и большим током (например, питание ядра процессора).

Для простых форм можно очень быстро в уме посчитать число квадратов.

Для сложных форм число квадратов достаточно быстро прикидывается с бумагой и ручкой.

Трассировка BGA

От BGA напрямую зависят требуемое количество слоев, ширины проводник/зазор и размер виа.

Фанаут

На этом этапе делается фанаут всех BGA (Ball Grid Array) микросхем на плате. Каждую используемую площадку нужно вывести на виа. Обычно это делается трассами под углом 45°, идущими наружу от центра МС.

В случае сложного паттерна выводов нужно подключить виа прямым отрезком трассы под оптимальным углом отличным от 45°.

Слеудет определить подходящий размер виа. Оптимальный самый дешевый в производстве размер отверстия/площадки виа – 0.2/0.45 мм. Для более мелкого шага BGA может потребоваться уменьшить виа, разместить виа в площадке МС, использовать микровиа и пр. Это решается исходя из экономической целесообразности ориентируясь на выбранного производителя ПП.

На рисунке показан распространенный вариант BGA МС с шагом выводов 1 мм.

В случае с BGA с шагом 0.8:

Более экзотичный случай – BGA с шагом 0.65.

В случае применения более мелких виа оно должно быть ограничено зоной под соответствующей BGA МС. На всей остальной плате использовать 0.2/0.45 – так дешевле.

Чтобы обеспечить оптимальный выбор виа, нужно убедиться, что размер площадок BGA соответствует IPC-7321. Размер площадки зависит от номинального диметра шарика.

Обычно используются площадки NSMD (Non Solder Mask Defined), другое название – Collapsing, т.к. соединение в этом случае прочнее. Размер площадки задается медью, а маска просто вырезается в соответствии с выбранными нормами (обычно 0.05 мм).

Для питания можно применять площадки SMD (Solder Mask Defined), другое название – Non-Collapsing. Размер площадки задается вырезом в маске, а медь под площадкой сплошная.

При этом никак модифицировать площадку не нужно, достаточно просто залить пространство вокруг полигоном меди. Диаметр SMD площадки A должен быть равен диаметру выреза маски NSMD площадки.

SMD и NSMD площадки можно сочетать произвольно для одной МС.

Для всех проводников в зоне BGA следует задать минимальные ширину и зазор, достаточные, чтобы они пролезали. Зачастую это 0.1/0.1 мм. За границей зоны BGA проводники должны сразу приобретать геометрические параметры, необходимые для соблюдения импеданса.

Зона BGA с точки зрения целостности сигналов считается необходимым злом.

Для изготовления виа сверлится отверстие, после чего выполняется металлизация толщиной 25 мкм. Процесс изготовления виа закрытого медью включает больше шагов, но результат практически не отличается, за тем исключением, что площадка виа ровная и сплошная. Такие виа используют под площадками BGA.

Декаплинг

Конденсаторы под BGA (и другими МС) делятся на 3 группы:

– 0402, 0201;

– 0805, 0603;

– Bulk.

Требуемая суммарная емкость:

Можно начать исходя из принципа 1 конденсатор 0402 или 0201 0.1 мкФ на одну пару питание-земля и модифицировать количество конденсаторов, если они не помещаются.

В случае, если конденсаторы не помещаются в непосредственной близости от виа, следует подрезать площадки конденсаторов. Если этого недостаточно, можно разместить площадки конденсаторов в виа. Если и это не получается, можно рассмотреть использование микровиа.

ВЧ-линии

ВЧ линиями считаются линии быстрее 1 Мбит. Длины волн данного диапазона сопоставимы с размерами ПП, поэтому их трассировке нужно уделить особое внимание.

ВЧ линии трассируются минимальной длины по минимуму слоев. Иными словами максимально прямо.

Развязывающие конденсаторы предпочтительно располагать возле передатчика, этим уменьшаются перекрестные помехи. Если не получается – допускается расположить их возле приемника.

Следует избегать острых углов между медными формами – кислотных ловушек.

Из них в процессе производства может плохо вымываться кислота и происходить излишний подтрав меди, вплоть до обрыва соединения. Угол между медными примитивами должен всегда быть ≥90°.

Для уменьшения риска обрыва дорожки из-за погрешности позиционирования сверла применяют тирдропы (teardrops).

Рядом со сменой слоя ВЧ-трассы обязательно должен располагаться виа смены опорного полигона для возвратного тока. Либо конденсатор 0.1 мкФ, если на полигонах различные напряжения.

Земляные виа дифпар оптимально располагать по обеим сторонам от сигнальных виа.

На всех ВЧ линиях в том или ином виде применяется терминация. Рассмотрим стандартный драйвер CMOS сопротивлением около 17 Ом и линию передачи с характеристическим импедансом 50 Ом. Все приемники любого интерфейса выглядят с точки зрения сигнала одинаково.

На частотах CMOS импеданс паразитной емкости приемника значительно выше 50 Ω, практически весь сигнал отразится от приемника. Вернувшись к передатчику, отраженный сигнал увидит меньший импеданс и снова отразится в значительной степени (если точно половина сигнала с инверсией фазы). Дважды отраженный сигнал сложится с полезным сигналом и испортит его. Плюс если он окажется в противофазе с полезным сигналом, получится следующая ситуация: к линии передачи подходит сигнал определенной амплитуды, а по линии передачи распространяется сигнал меньшей амплитуды. Часть энергии сигнала не исчезает, а излучается в виде радиоволн, вызывая помехи.

Рассмотрим параллельную терминацию на стороне приемника.

Сигнал видит на стороне приемника импеданс равный характеристическому и не отражается.

Последовательная терминация бывает только на стороне передатчика. В этом случае сопротивление добавляется к сопротивлению передатчика.

Сигнал доходит до приемника и полностью отражается. Это имеет свой плюс – амплитуда сигнала на стороне приемника в этом случае примерно вдвое больше. Отраженный сигнал возвращается к передатчику, видит сопротивление равное характеристическому импедансу и не отражается.

Для ВЧ сигналов обязательно нужно учитывать стабы. При необходимости нужно оптимизировать использование слоев, чтобы стабы получались короче. Если не получилось – использовать Backdrill.

Для ВЧ сигнала стаб – нетерминированная линия. Механизм воздействия на сигнал точно такой же.

Для ВЧ сигналов необходимо учитывать размер выреза в полигонах вокруг виа и площадок through hole разъемов (antipad). Импеданс этих конструкций должен соответствовать линии передачи. Рассчитать его можно в свободно распространяемых программах вроде Saturn PCB.

Для ВЧ сигналов под конденсаторами и площадками разъемов следует выполнять вырезы в опорном слое. Обычно выреза, повторяющего контур соответствующей площадки, достаточно.

Расчет стека

После выполнения фанаута BGA легко определить необходимое количество слоев.

Минимальное необходимое количество сигнальных слоев – то количество слоев, которое необходимо, чтобы вытащить все сигналы из-под всех МС BGA.

На рисунке как пример показан стандартный 8-слойный стекап.

Ядро представляет из себя готовый стеклотекстолит с обеих сторон покрытый медной фольгой.

Препрег – стеклотекстолит в неотвержденном виде. Т.е. пластичная эпоксидная смола со стеклотканью. Препреги обычно прессуются по 1, 2 или 3.

Следует выбрать стандартные толщины материалов, предлагаемые производителем ПП.

Стандартные значения относительной диэлектрической проницаемости (E_r), которые следует уточнить после выбора конкретного материала:

FR4 – 4.3

Megtron6 – 3.5

Снизу FR-4, сверху – маска и воздух (т.е. микрополосковая линия) – 3.0

Для ВЦПП необходимо выбирать стеклотекстолит с равномерным распределением волокон стеклоткани. Например в одном типе диэлектрика стеклоткани 1080 и 1078 могут иметь одинаковую толщину, но у 1080 очень большие расстояния между волокнами, а 1078 – практически сплошная. Если между волокнами будут значительные зазоры, местами получится так, что один проводник дифпары проходит над погруженным в эпоксидную смолу стекловолокном, а другой – только над эпоксидной смолой. Это нарушит симметричность дифпары. Сигнал распространяется по двум проводникам с немного разными скоростями. На высоких частотах разница в задержках распространения может составить значительную часть периода сигнала. В этом случае сигнал воспринимается приемником как синфазный и не принимается.

У ряда производителей ограничено соотношение толщины ПП и диаметра отверстия виа. Следует сверить желаемую толщину платы с необходимым диаметром отверстия виа, полученным при проектировании фанаута BGA.

Финализация правил

Когда известен стек, следует рассчитать геометрию проводников для каждого требуемого на плате импеданса.

Рекомендуется трассы без контроля импеданса делать с простым размером 0.1 или 0.125, а к трассам с контролируемым импедансам добавлять тысячные доли, например 0.101, 0.172, 0.223 и т. д. Таким образом производителю ПП будет легко их отличать.

Расчет геометрии проводников производится средствами среды разработки ПП или в считалках вроде Saturn PCB.

Зазоры в зонах компонентов с близким расположением площадок (BGA и пр.) выбираются исходя из возможностей выбранного производителя ПП и экономической целесообразности.

Нет четких правил, устанавливающих зазоры между проводниками в свободной зоне. Считается, что если расстояние между проводниками ≥ 7х расстояния от проводника до опорного полигона, то перекрестные помехи незначительны. В качестве отправной точки можно использовать следующие правила, они довольно консервативны, и их можно уменьшить, если что-то не умещается. H – высота проводника над опорным полигоном.

Gbit – интерфейсы гигабитного диапазона: PCIe, SATA, DDR, ONFI и пр. Mbit – мегабитного: SPI, JTAG, RGMII… Kbit – UART, I2C и т. д. SMPS-Critical – такие сигналы как Phase, Voltage и Current Sense в мощных источниках питания.

SAME – сигнал той же группы и направления, CLK-to-SAME – специальный увеличенный зазор для тактующих сигналов, OTHERS – сигналы других групп или направления.

Трассировка источников питания

На рисунке показан типичный понижающий импульсный преобразователь.

Ток в импульсном преобразователе течет попеременно то в петле верхнего транзистора (I_TOP), то в петле нижнего (I_BOT) От соотношения длительности этих периодов и выходного тока зависит выходное напряжение.

Задача трассировщика – сделать обе петли минимальными по площади.

Так же сопротивление и индуктивность должны быть адекватны. Следует использовать широкие полигоны, для больших токов – несколько слоев.

Виа для питания используются стандартные, те же что выбраны для сигналов, в соответствующем количестве.

Например, для тока 10 А нужно установить 20 виа.

Следует заметить, что нижний транзистор обычно открыт дольше. Обычно в транзисторных сборках сопротивление канала нижнего транзистора сделано меньшим за счет верхнего транзистора, чтобы на транзисторах рассеивалась сравнимая мощность.

Чтобы припой не перетек внутрь виа, которые стоят в площадках, и под площадками не образовались пустоты, рекомендуется использовать виа по типу не ниже VI.

Трассировка второстепенных компонентов

На данном этапе трассируются второстепенные компоненты: мелкие микросхемы, транзисторы, резисторы, конденсаторы и т. д. в пределах групп. При этом по мере возможности следует ограничиться наружными слоями. Сигналы идущие за пределы группы вывести на виа и пока не трассировать.

Следует следить, попадают ли компоненты в соответствующие полигоны питания, и если нет – корректировать расположение компонентов. Особенно следет обратить внимание на резисторы подтяжки. Их следует по возможности располагать над имеющимися полигонами соответствующих питаний, чтобы не прокладывать полигон дальше только ради подтяжек.

Транстабулярная трассировка

Второстепенными считаются трассы с сигналами до 1 МГц.

Транстабулярными я называю второстепенные трассы идущую через значительную часть платы (от лат. trans «через», «сквозь» + tabula «доска», «плата»).

Их следует трассировать ортогонально. Для каждого слоя определяется определенное направление трассировки. Выбор фиксируется в виде списка, необходимо строго его придерживаться.

Такой подход позволяет значительно увеличить плотность трассировки и снизить количество слоев в стекапе.

Один из слоев выглядит так. Логично трассировать горизонтальные второстепенные трассы.

Другой слой получился таким. Вертикальное направление преобладает, следует трассировать вертикальные линии.

А третий слой вышел таким. Возможно следует левую половину трассировать вертикально, а правую горизонтально.

Выравнивание

STR интерфейсы

Single Transfer Rate интерфейсы выравнивать нужно не всегда.

Чтобы что-то пошло не так, смещение между клоком и данными должно быть весьма существенным. Очевидно, что при смещении 0.1T работа интерфейса никак не нарушится.

Например для SPI стандартная максимальная частота около 50 МГц.

2 нс – это 30 см! Такая разница в длине сигналов совершенно невозможна на любой печатной плате.

Для DDR4—3200 клок сигналов адреса, команд и управления 1.6 ГГц.

Такая разница в длинах вполне может быть, ровнять сигналы адреса, команд и управления вместе с клоком нужно. Однако производители соответствующих МС рекомендуют ровнять их с более жестким допуском 2 мм или даже 1 мм, возможно компенсируя допуски приемников и передатчиков по синхронизации или вследствие особенности их реализации.

Однако для одной из реализаций ULPI с теми же параметрами что SPI заявлена следующая форма сигнала.

Получить критический сдвиг сигнала в данном случае возможно. Интерфейс в данной реализации потребовал выравнивания с допуском 10 мм.

DTR интерфейсы

Double Transfer Rate интерфейсы обычно нужно ровнять с жесткими допусками.

Например для DDR4—3200 строб и сигналы данных в пределах байта производители МС рекомендуют ровнять с допуском 1 или даже 0.5 мм.

Я рекомендую ровнять DTR интерфейсы с допуском 0.1 мм и не тратить время на расчеты.

Однако RGMII, хоть и является DTR интерфейсом, обычно не требует выравнивания. Он тактуется клоком по обоим фронтам, а не стробом, и этот клок обычно задержан относительно данных на 2 нс.

Различные интерфейсы требуют различного выравнивания. Как было показано, часть требований можно понять аналитически, но зачастую проще следовать рекомендациям производителя соответствующей МС.

Дифференциальные пары

Два проводника дифпары следует выравнивать между собой с допуском 0.1 мм. Расхождение фаз более 0.1 мм допускается на отрезках дифпары длиной не более 10 мм.

Допуск меньше 0.1 мм не имеет смысла в связи с точностью изготовления ПП.

Обычно я выставляю высоту зубца так, чтобы на один изгиб дифпары на 45° приходилось ровно 2 зубца. Это значительно упрощает процесс выравнивания.

Суть дифференциальной пары в том, что шум наводится на два проводника сразу. На стороне приемника сигналы вычитают. Полезный сигнал удваивается, а шум сокращается.

Так же излучать дифпара может только синфазный сигнал, дифференциальный сигнал не излучается.

Наведенный на участок с расфазировкой шум придет на приемник с расфазировкой. Приемник увидит в нем дифференциальную компоненту. Это будет та часть шума, что проникнет в сигнал. Чем больше частота шума – тем больше эта часть.

Финализация полигонов питания

Полигонам питания придается их окончательная форма.

Design Rules Check и исправление найденных ошибок

Производится окончательная проверка дизайна средствами среды разработки на соответствие заданным правилам. Все несоответствия исправляются.

Renumber Ref Des

Следует перенумеровать компоненты, так чтобы их индекса шли по порядку слева направо сверху вниз. Так их легче будет найти на плате в процессе отладки.

Assembly и Шелк

Assembly или сборочный чертеж – это контур платы с контурами и обозначениями (Ref Des) компонентов. Ref Des размещаются внутри контуров, пересечения не допускаются. Помечаются первые выводы МС, катоды диодов, положительные выводы электролитических конденсаторов и т. п. Удобно это делать штриховкой уголка контура компонента. Чертеж подготавливается для сборки и отладки.

На шелке желательно разместить Ref Des каждого компонента. Пометить первые выводы всех компонентов и катоды диодов. Например точкой.

Можно использовать выносную маркировку – возле группы компонентов ставится буква, а Ref Des размещаются в свободной зоне в рамочке с соответствующей буквой.

Допускается удалить Ref Des компонентов несущественных для отладки, например конденсаторов 0.1 мкФ. Напротив, обозначения существенных компонентов, таких как любые делители напряжения или страпы, обязательно должны присутствовать.

Следует подписать назначение всех разъемов.

Стандартная высота текста 1 мм, толщина линии 0.15 мм. Для подписей значимых при сборке (например разъемов) рекомендуется более крупный шрифт.

Обычно на шелке размещают логотип компании, название проекта ПП, версию проекта и код даты окончания разработки.