Текст книги "Цифровые устройства. Учебник для колледжей"

1.11. Преобразователи уровней

При использовании в аппаратуре микросхем различной структуры возникает необходимость их согласования по таким важнейшим параметрам, как уровни сигналов и потребляемая мощность.

Эту задачу решают специальные ИМС, которые получили название: преобразователи уровней логических сигналов.

Микросхемы любых преобразователей в третьей группе маркировки имеют первую букву П, а вторая буква указывает на конкретный вид преобразователя. Для ИМС преобразователей уровней принято обозначение: ПУ.

Для примера рассмотрим микросхему К564ПУ9 (рис.1.25).

Она может выполнять одновременное преобразование 8 сигналов как от уровня ТТЛ (ТТЛШ) к МОП, так и от уровня МОП к ТТЛ (ТТЛШ). Входы ЕZ и DEZ предназначены для управления режимами работы:

– при подаче на вход DEZ сигнала 0 микросхема выполняет преобразование сигналов МОП уровня в ТТЛ (ТТЛШ) при любом сигнале на входе EZ;

– при одновременной установке сигналов 1 на входах EZ и DEZ микросхема выполняет преобразование сигналов ТТЛ (ТТЛШ) уровня в МОП;

– если же на входе EZ установить уровень логического 0, а на вход DEZ подать 1, то микросхема переходит в Z-состояние.

Следует учесть, что выходные сигналы инвертируются, т.к. на выходах стоит графический знак операции логического отрицания.

П р и м е ч а н и е. В настоящее время выпускаются микросхемы МОП-структуры, прямо совместимые со стандартными сериями ТТЛ (ТТЛШ). Например, микросхемы серий 1564, КР1564, КР1594 (аналоги – соответственно серии ММ54НС, ММ74НС и 74АСТ фирмы «National Semiconductor»).

Раздел 2. Основы синтеза и анализа работы цифровых устройств

Целью тем, изложенных в разделе 2, является овладение учащимися основам синтеза (разработки структуры и построения схем) ЦУ с помощью логических элементов и анализа (проверки правильности) их работы.

2.1. Формы записи логических функций

Предположим, задана таблица истинности (табл.2.1 на рис.2.1), описывающая работу ЦУ, которое имеет три входа Х₁, Х₂, Х₃ и один выход Y₁.

Цель: с помощью логических элементов построить схему, которая будет работать так, как указано в этой таблице.

Первым этапом работы является запись зависимости выходной логической функции (значений сигнала на выходе) Y₁ от значений логических переменных Х₁, Х₂, Х₃ (значений сигналов на входах) в базисе И, ИЛИ, НЕ (т.е. с использованием операций логического умножения, сложения и отрицания). Такая запись может выполняться в двух формах:

1. СДНФ (совершенная дизъюнктивная нормальная форма) представляет собой несколько многочленов (минтермов), объединенных операцией логического сложения (дизъюнкции), почему форма и названа дизъюнктивной. Она составляется для значений функции Y, равных 1, количество которых и определяет число многочленов. Каждый многочлен представляет собой логическое умножение всех переменных (в данном случае – трех переменных Х₁, Х₂, Х₃₎, причем для нулевого значения любой переменной следует брать ее инверсию.

Запишем СДНФ для заданной в табл.2.1 логической функции Y₁ на рис.2.1.

Приведем еще два примера составления СДНФ для логических функций Y₂ и Y₃, заданных в табл.2.2 на рис.2.2.

2. СКНФ (совершенная конъюнктивная нормальная форма) представляет собой несколько многочленов (минтермов), объединенных операцией логического умножения (конъюнкции), почему форма и названа конъюнктивной. Она составляется для значений функции Y, равных 0, количество которых и определяет число многочленов. Каждый многочлен представляет собой логическое сложение всех переменных (в данном случае – трех переменных Х₁, Х₂, Х₃), причем для значения любой переменной X = 1 следует брать ее инверсию.

Запишем СКНФ для заданной в табл.2.1 логической функции Y₁ (на рис.2.3).

П р и м е ч а н и е:

Символом операции НЕ (инвертирования) обычно является черточка над буквой, как показано в табл.1.1. Именно такой символ мы применяли при записи СДНФ для функций Y₁, Y₂, Y₃ и СКНФ для функции Y1. Но довольно часто, особенно на рисунках карт Вейча (Карно) и в изображениях микросхем, используется другой символ инвертирования – апостроф рядом с буквой: Y = X′. Как уже упоминалось во Введении, при выполнении лабораторных работ, а также в демонстрационных материалах применяется компьютерная программа исследования работы элементов и устройств цифровой микроэлектроники Electronics Workbench, где для изображения инверсных выводов как раз употребляется второй вариант символа инвертирования. Поэтому в дальнейшем для привыкания мы будем практиковать оба варианта символа инвертирования.

Приведем еще два примера записи СКНФ для функций Y₂ и Y₃, заданных в табл.2.2, где будем использовать два варианта записи символа инвертирования (рис.2.4):

В дальнейшем мы будем применять апостроф преимущественно в текстовом материале и формулах, а черточку над буквами – на рисунках.

2.2. Минимизация логических функций
методом Вейча

Любая совершенная нормальная форма (СДНФ или СКНФ) содержит очень большое количество логических операций, поэтому схемная реализация ЦУ непосредственно по СДНФ (или по СКНФ) потребует соответствующего числа логических элементов, которые должны будут выполнять данные операции. Поэтому невольно напрашивается вопрос: а нельзя ли логические выражения вида СДНФ или СКНФ упростить, чтобы количество операций (и, соответственно, количество элементов в схеме ЦУ) стало меньше? Оказывается, что в подавляющем большинстве случаев это сделать можно!

Процесс упрощения логических выражений любой совершенной нормальной формы записи получил название: минимизация от латинского minimum. Существует несколько способов ручной минимизации, но практически наиболее простым и наглядным является метод Вейча (несколько модифицированный метод Карно), который мы и будем здесь рассматривать. Его единственным недостатком является невозможность применения для минимизации логических выражений, содержащих более чем 5 переменных; но т.к. это случается довольно редко, то с указанным недостатком вполне можно мириться.

Сущность данного метода заключается в применении так называемых карт (диаграмм) Вейча, которые представляют собой прямоугольники, разделенные на клетки (карты Карно несколько отличаются от карт Вейча, но суть метода та же; – смотрите окончание данного параграфа). Количество клеток в карте определяется числом наборов переменных (числом комбинаций входных сигналов) N = 2ⁿ, где n – это количество переменных; причем каждой клетке строго соответствует свой набор переменных, определяемый по обычной координатной сетке.

Рассмотрим два наиболее часто встречающихся случая:

1. Для ЦУ с n = 3 входами максимальное число наборов переменных (смотрите таблицы 2.1 и 2.2 таких устройств) равно 2ⁿ = 2³ = 8, следовательно и карта Вейча будет иметь 8 клеток (рис.2.5):

2. Для ЦУ, имеющего n = 4 входа, максимальное число наборов переменных равно 2ⁿ = 2⁴ = 16, поэтому карта Вейча тоже будет иметь 16 клеток (рис.2.6).

Главной особенностью любой карты Вейча является возможность объединения соседних клеток карты. Области объединения должны быть прямоугольными и содержать 2ⁿ (2,4,8,16) клеток. Допускается сворачивать карту в цилиндр с объединением соседних граней; примерами такого объединения являются: область 1 на рис.2.7 и область 3 на рис.2.8. Не допускается включать в объединение пустые клетки.

Рассмотрим примеры объединения клеток.

1. В карте Вейча с 8 клетками (рис.2.7).

2. В карте Вейча с 16 клетками (рис.2.8).

В каждой такой области объединения выполняется операция «склеивания», в результате которой остается только один многочлен только с теми переменными, которые входят во все объединенные клетки. А переменные типа X₁ и X₁′, X₂ и X₂′, X₃ и X₃′, X₄ и X₄′ «сокращаются». Это можно объяснить на следующем примере: возьмем два многочлена СДНФ (аналогичный результат получается и с многочленами СКНФ), соответствующих двум клеткам области 1 рис.2.7:

Х₁·Х₂·X₃′ / X₁·X₂′·X₃′;

одинаковые переменные вынесем за скобки:

X₁·X₃· (X₂ / X₂′);

легко проверить, что выражение в скобках при любых значениях X₂ (0 или 1) дает 1, тогда:

X₁·X₃·1 = X₁·X₃.

Итак, в результате «склеивания» двух клеток области 1 рис.2.7 получается: X₁·X₃.

Приведем примеры (рис.2.10) «склеивания» клеток в карте Вейча на рис.2.4:

Очевидно, что при объединении всех клеток любой карты сокращаются все переменные, и результат «склеивания» дает 1.

Из сравнения полученных результатов можно сделать вывод: чем больше объединяется клеток, тем проще получается результат «склеивания», т.е. итоговое логическое выражение содержит меньше операций, и, соответственно, схема ЦУ будет иметь меньше логических элементов.

Теперь приведем порядок минимизации:

– Чертим карту Вейча с нужным количеством клеток.

– Клетки карты, соответствующие минтермам СДНФ (или СКНФ) обозначаем символом «1».

– Объединяем все клетки с «1». Количество клеток в каждом объединении должно быть максимальным, а самих областей объединения должно быть как можно меньше. П р и м е ч а н и е: любое количество клеток с «1» могут одновременно входить в две или больше области объединения.

– В каждой области производим операцию «склеивания», в результате чего получаем многочлены минимальной формы: МДНФ или МКНФ.

Приведем несколько примеров минимизации:

Пример 1. Минимизация СДНФ функции Y₁ из темы 2.1 (рис.2.11):

Покажем на рис.2.12 результаты"склеивания» двух клеток в областях 1 и 2 этой карты.

Область 3: Эта клетка остается одна – ни с какими другими клетками, содержащими «1», ее объединить нельзя. Поэтому соответствующий данной клетке многочлен Х₁·Х₂·Х₃ не сокращается и входит в минимальную дизъюнктивную нормальную форму (МДНФ) без изменения.

В результате на этом же рис.2.12 записываем МДНФ (красным, синим и зеленым цветом показаны минтермы, которые получились в результате «склеивания» клеток в областях объединения соответствующего цвета на рис.2.11).

Пример 2. Минимизация СДНФ функции Y₂ из темы 2.1 (рис.2.13):

Пример 3. Минимизация СДНФ функции Y₃ из темы 2.1 (рис.2.14):

Совершенно аналогично выполняется минимизация логических функций, записанных в СКНФ. Рассмотрим примеры:

Пример 4. Минимизация СКНФ функции Y₁ из темы 2.1 (рис.2.15):

Пример 5. Минимизация СКНФ функции Y₂ из темы 2.1 (рис.2.16).

Пример 6. Минимизация СКНФ функции Y₃ из темы 2.1 (рис.2.17).

***

Модификация карт Вейча, предложенная Карно, заключается в небольшом изменении координатной сетки (на рис. 2.18 показаны карты Карно для минимизации функций трех и четырех переменных дизъюнктивной формы).

Основным достоинством карт Карно по сравнению с картами Вейча является возможность их заполнения непосредственно по значениям сигналов в таблице истинности, не записывая СДНФ (или СКНФ). Но если координатная сетка карт Вейча одинаково применима для минимизации функций как дизъюнктивной, так и конъюнктивной форм, то в координатной сетке карт Карно для минимизации функций конъюнктивной формы прямые и инверсные значения переменных меняются местами по сравнению с координатной сеткой карт Карно для минимизации функций дизъюнктивной формы. На рис. 2.18 показано заполнение карт Карно, объединение клеток и результат минимизации функций Y₁ (см. табл. 2.1) и Y₄ в виде МДНФ.

Сравнивая эти результаты с МДНФ примера 1 данной темы и примера из темы 2.8, мы легко убеждаемся, что они полностью совпадают с полученными при использовании карт Вейча.

2.3. Подбор микросхем, построение и анализ работы схем ЦУ в базисе И, ИЛИ, НЕ. Оценка качества схем

Построение схем производится таким образом, чтобы соблюдался порядок выполнения операций в логическом выражении согласно элементарным правилам как обычной алгебры, так и алгебры логики.

Достаточно очевидно, что при построении схем ЦУ по МДНФ порядок выполнения операций должен быть следующим:

– Логическое отрицание входных сигналов Х, то есть первыми в схеме должны стоять элементы НЕ.

– Логическое умножение (элементы И).

– Логическое сложение (элементы ИЛИ).

Пример 1. МДНФ (см. пример 1 из темы 2.2):

Y1 = X₁′·X₂′ / X₂′·X₃′ / X₁·X₂·X₃.

Определяем количество операций (и, соответственно, требуемых логических элементов) для реализации этой МДНФ:

1. В данном логическом выражении стоят 4 знака операции логического отрицания. Но следует учесть, что инвертирование одного и того же сигнала X₂ просто встречается два раза. Поэтому схема должна содержать 3 элемента НЕ для отрицания сигналов X₁, X₂ и X₃.

2. Для выполнения первого умножения X₁′·X₂′ потребуется один элемент 2И, т.к. в этой операции участвуют два сигнала: X₁′ и X₂′.

3. Для выполнения второго умножения X₂′·X₃′ также потребуется один элемент 2И.

4. В третьем многочлене X₁·X₂·X₃ требуется умножение трех сигналов, поэтому здесь нужно использовать один элемент 3И.

Таким образом, для выполнения операций умножения мы должны использовать 2 элемента 2И и один элемент 3И.

5. Логическое сложение трех многочленов X₁′·X₂′; X₂′·X₃′ и X₁·X₂·X₃ требует применения одного элемента 3ИЛИ. Но нужно сразу учесть, что в серии КР1533 и во многих других нет микросхем, содержащих элементы 3ИЛИ. Поэтому для реализации нужного нам сложения придется использовать 2 элемента 2ИЛИ.

По записи МДНФ видно, что именно в такой последовательности нужно выполнять операции: сначала логическое отрицание НЕ, затем логическое умножение И, и в конце логическое сложение ИЛИ.

Подбираем микросхемы. В данном случае для построения схемы достаточно взять:

– Одну микросхему КР1533ЛН1 (см. рис.1.12), содержащую 6 элементов НЕ. Т. к. нам требуется только 3 элемента НЕ, то в данной микросхеме 3 элемента оказываются лишними и использоваться они не будут.

– Одну микросхему КР1533ЛИ1 (см. рис.1.12), содержащую 4 элемента 2И (здесь два элемента оказываются лишними), и одну микросхему КР1533ЛИ3 (см. рис.1.12), содержащую 3 элемента 3И (из нее 2 элемента использоваться не будут).

– Одну микросхему КР1533ЛЛ1 (см. рис.1.13), содержащую 4 элемента 2ИЛИ (два элемента этой микросхемы оказываются лишними).

Строим схему ЦУ в базисе И, ИЛИ, НЕ (термин «базис И, ИЛИ, НЕ» означает, что в данной схеме будут использоваться только элементы И, ИЛИ, НЕ), причем операции должны производиться в установленной нами последовательности: сначала НЕ, затем И, и в конце ИЛИ. Обращаем внимание, что при необходимости указывать направление передачи сигналов входы и выходы могут быть начерчены не кружочками (как в Разделе 1), а стрелками.

а) Чертим все три входа Х₁, Х₂ и Х₃ (рис.2.19а).

В дальнейшем на каждом следующем этапе все новые элементы, которые будут включаться в схему, показываются красным цветом.

b) Смотрим на МДНФ и видим, что операции НЕ должны выполняться в данном случае со всеми тремя переменными, т.к. в этом выражении имеются величины X₁′, X₂′ и X₃′. Поэтому на всех трех входах ставим элементы НЕ (рис.2.19b.). Входы элементов подключаем ко входам схемы X₁, X₂ и X₃, на выходах будут формироваться инверсные значения входных сигналов X₁′, X₂′ и X₃′.

Сразу же нужно учесть еще один момент: снова смотрим на МДНФ и обнаруживаем, что наряду с инверсными значениями всех (еще раз повторяем: в данном случае всех) сигналов X₁′, X₂′ и X₃′ нам потребуются и их прямые значения, поэтому выводим в схему и провода, показанные синим цветом.

c) Теперь переходим к выполнению операций логического умножения. Начнем с операции X₁′·X₂′ (смотрите МДНФ). Чертим элемент 2И; на один его вход подаем X₁′, на другой – X₂′; на выходе получаем результат умножения: X₁′·X₂′. К настоящему моменту мы будем иметь схему, изображенную на рис.2.20a.

d) Реализуем следующую операцию умножения: X₂′·X₃′ (смотрите МДНФ). Чертим еще один элемент 2И; на один его вход подаем X₂′, на другой – X₃′; на выходе получаем результат: X₂′·X₃′. Теперь схема примет вид рис.2.20b.

e) В последнем многочлене МДНФ X₁·X₂·X₃ нужно выполнить операцию умножения с тремя сигналами, поэтому чертим элемент 3И. На один его вход подаем X₁, на второй – X₂ и на третий – X₃; на выходе получим результат: X₁·X₂·X₃. И схема теперь будет иметь вид рис.2.21.

f) Переходим к реализации операций логического сложения полученных многочленов: X₁′·X₂′, X₂′·X₃′ и X₁·X₂·X₃ с помощью двух элементов 2ИЛИ. Как известно, при перемене мест слагаемых сумма не меняется; поэтому совершенно безразлично, в какой последовательности мы будем выполнять эти операции. Начнем с логического сложения многочленов X₁′·X₂′ и X₁·X₂·X₃. Начертим элемент 2ИЛИ; на один его вход подадим X₁′·X₂′, на другой – X₁·X₂·X₃; на выходе получим результат сложения: X₁′·X₂′ / X₁·X₂·X₃. Теперь схема будет выглядеть так, как на рис.2.22.

g) Остается лишь к величине (X₁′·X₂′ / X₁·X₂·X₃) прибавить многочлен X₂′·X₃′. Чертим последний элемент – элемент 2ИЛИ; на один его вход подаем (X₁′·X₂′ / X₁·X₂·X₃), на другой – X₂′·X₃′; на выходе этого элемента (так как он последний) получаем значение выходной функции Y₁. И схема примет вид рис.2.23.

Теперь уберем вспомогательные надписи, укажем входы и выход, проставим позиционное обозначение всех элементов схемы с соответствующей нумерацией.

Микросхемы на чертежах обозначаются буквой D (от английского device – устройство) с соответствующим номером, например: D1, D2, D3 и т. д. Допускается в позиционное обозначение добавлять вторую букву: DА (A – analogy) – аналоговая микросхема, DD (D – digital) – цифровая микросхема; но это делается обычно тогда, когда в схеме присутствуют микросхемы обоих типов. А так как у нас в дальнейшем на чертежах будут только цифровые микросхемы, то мы вторую букву ставить не будем. Нумерацию микросхем и любых других элементов следует по возможности выполнять сверху вниз «колонками», начиная с левой стороны схемы.

На нашем чертеже в первой колонке стоят элементы НЕ из микросхемы КР1533ЛН1, которую поэтому следует обозначить D1. Но как обозначить отдельные элементы этой ИМС? Существует следующее правило: если микросхема содержит несколько элементов, то они обозначаются с двойной нумерацией через точку, причем первая цифра указывает номер микросхемы, а вторая – номер элемента в этой микросхеме. В данном случае первый элемент НЕ из микросхемы КР1533ЛН1 (напомним, что ее мы обозначили D1) нужно обозначить D1.1, второй элемент – D1.2, третий – D1.3.

Во второй колонке первым стоит элемент 3И из микросхемы КР1533ЛИ3, поэтому ее мы обозначим следующим по порядку номером D2. В указанной микросхеме используется один элемент 3И, который будет иметь обозначение D2.1.

В этой же второй колонке далее стоят два элемент 2И из микросхемы КР1533ЛИ1, их мы обозначим D3.1 и D3.2.

Последними в схеме стоят два элемента 2ИЛИ из микросхемы КР1533ЛЛ1, их нужно обозначить D4.1 и D4.2.

Кроме этого, у всех элементов схемы следует указать нумерацию их выводов в корпусе микросхем (смотрите предпоследний абзац темы 1.5 и Приложение 1).

В результате получаем окончательный вариант схемы (рис.2.24).

П р и м е ч а н и я :

– в дальнейшем для достижения учебных целей мы не будем ставить нумерацию выводов корпусов микросхем, чтобы не загромождать чертежи;

– будем оставлять вспомогательные надписи, которые помогут учащимся разбираться в построении схем.

– в реальных чертежах отдельных плат или ТЭЗов (типовых элементов замены) входы и выходы оформляются иначе, чем показано на рис.2.26. Подробнее об этом будет сказано при подготовке к курсовому проектированию, а сейчас пока подписывать входы и выходы будем именно так.

Любая реальная схема дополняется сведениями о всех используемых здесь микросхемах, любых других элементах и устройствах в виде специальной таблицы, которая имеет официальное название «Перечень элементов» (табл.2.3). По стандарту указанная таблица должна помещаться либо на поле чертежа, либо после него.

П р и м е ч а н и я к таблице:

1. Названия заголовков устанавливаются стандартом и их обязательно нужно сокращать именно так, как показано в табл.2.3.

2. Размеры таблицы также устанавливаются стандартом:

– ширина колонок по порядку слева направо: 20 (Позиционное обозначение), 110 (Наименование), 10 (Количество), 45 (Примечание) мм;

– высота строки заголовков – 15 мм;

– высота всех остальных строк – не менее 8 мм.

3. В колонке «Примечание» мы в дальнейшем будем указывать количество элементов из указанной микросхемы, которые в данной схеме использоваться не будут.

Выполним анализ работы ЦУ хотя бы в одном статическом режиме (рис.2.25). Для этого на входы подадим цифровые сигналы, например: Х₁ = 1, Х₂ = 0, Х₃ = 0. По схеме, последовательно указывая значения сигналов на входах и выходах всех элементов (см. тему 1.2), определяем, что на выходе ЦУ формируется сигнал Y₁ = 1. Сравниваем полученный результат с таблицей истинности данного ЦУ (соответствующая строка выделена красным цветом в табл.2.1) и делаем вывод: в данном случае (при заданных значениях входных сигналов) устройство сработало правильно.

На основании вышеприведенного анализа нельзя сделать вывод о правильности построения данной схемы. Такой вывод будет корректным только в том случае, если выполнить анализ работы ЦУ для всех 8 статических режимов (то есть для всех комбинаций входных сигналов) согласно таблице истинности (см. табл.2.1).

При необходимости анализ работы ЦУ в динамическом режиме производится так, как описано в теме 1.2.

Оценка качества схем в основном производится по двум параметрам: аппаратурным затратам W и задержке T.

Аппаратурные затраты W обычно определяются количеством используемых корпусов микросхем (значение ряда других параметров – потребляемой мощности, надежности и др. – допустимо считать приблизительно пропорциональными W). В данном случае мы берем:

– 3 элемента НЕ из микросхемы КР1533ЛН1, которая содержит в целом 6 элементов; то есть используем 3/6 = 0,5 корпуса ИМС;

– 1 элемент 3И из микросхемы КР1533ЛИ3 (здесь всего – 3 элемента), т.е. используем 1/3 = 0,33 корпуса ИМС;

– 2 элемента 2И из микросхемы КР1533ЛИ1, содержащей в целом 4 элемента; т.е. используем 2/4 = 0,5 корпуса ИМС;

– 2 элемента 2ИЛИ из микросхемы КР1533ЛЛ1, которая содержит всего 4 элемента; т.е. используем 2/4 = 0,5 корпуса ИМС.

Итого величина аппаратурных затрат получается равной:

W = 0,5 + 0,33 + 0,5 + 0,5 = 1,83 корпуса.

П р и м е ч а н и е: лишние элементы частично занятых корпусов микросхем не учитываются, поскольку они могут быть использованы в других узлах.

Наряду с аппаратурными затратами очень важным критерием качества схем является задержка Т. В схемах, построенных с помощью микросхем средней степени интеграции, задержка достаточно объективно оценивается средним временем задержки распространения сигнала t_P (см. §1.6) входящих в нее элементов по максимально длинному пути сигналов от входа к выходу. В рамках одной серии обычно полагают, что задержка любого логического элемента равна некоторой усредненной для данной серии величине τ, которая вместе с t_P непосредственно элемента включает в себя и приближенную задержку на линиях связи между элементами. Для микросхем серии КР1533 значение τ можно принять равным 8 нс.

Рассмотрим все возможные пути прохождения сигналов по схеме (рис.2.14) от входов к выходу и определим соответствующую величину задержки:

– со входа Х₁ через 3 элемента – D2.1, D4.1 и D4.2, поэтому

Т = 3τ = 3·8 = 24 нс;

– со входа Х₁ через 4 элемента – D1.1, D3.1, D4.1 и D4.2 (этот путь на рис.2.24 выделен жирной синей линией);

Т = 4τ = 4·8 = 32 нс;

– со входа Х₂ через 3 элемента – D2.1, D4.1 и D4.2;

Т = 3τ = 3·8 = 24 нс;

– со входа Х₂ через 4 элемента – D1.2, D3.1, D4.1 и D4.2;

Т = 4τ = 4·8 = 32 нс;

– со входа Х₃ через 3 элемента – D2.1, D4.1 и D4.2;

Т = 3τ = 3·8 = 24 нс;

– со входа Х₃ через 3 элемента – D1.3, D3.2 и D4.2;

Т = 3τ = 3·8 = 24 нс.

Таким образом, для данной схемы максимальная задержка составляет Т = 4τ = 4·8 = 32 нс.

П р и м е ч а н и е. Строго говоря, полученное численное значение (в данном случае 32 нс) особого значения не имеет, так как задержка (да и аппаратурные затраты тоже) используются в основном для сравнительной оценки качества различных вариантов схем одного и того же ЦУ. Кроме этого, схема может строиться не на микросхемах логических элементов, а включаться целиком в состав какой-либо другой микросхемы, что приведет к существенному уменьшению задержки из-за сокращения линий связи между элементами внутри микросхемы, выполненной по интегральной технологии. Поэтому в большинстве случаев достаточно оперировать величиной Т = 4τ, не указывая его численное значение.

Приведем ряд других примеров, но уже без подробных пояснений.

Пример 2. МДНФ (см. пример 2 из §2.2):

Y2 = X1′·X3′ / X1·X2·X3.

Подсчитываем требуемое количество элементов: 2 элемента НЕ +1 элемент 2И и 1 элемент 3И +1 элемент 2ИЛИ.

Подбираем микросхемы: по одной микросхеме КР1533ЛН1, КР1533ЛИ1, КР1533ЛИ3 и КР1533ЛЛ1.

Строим схему ЦУ в базисе И, ИЛИ, НЕ (рис.2.26).

Составляем перечень элементов к этой схеме (табл.2.4).

Выполним анализ работы ЦУ в статическом режиме для одной комбинации входных сигналов (см. рис.2.26 и красную строку в табл.2.2).

Определим аппаратурные затраты и задержку:

W = 2/6 + 1/3 + 1/4 + 1/4 = 0,33 + 0,33 + 0,25 + 0,25 =

= 1,16 корпуса; T = 3τ.

Пример 3. МДНФ (см. пример 3 из темы 2.2):

Y3 = X3′ / X1′·X2

Подсчитываем требуемое количество элементов: 2 элемента НЕ +1 элемент 2И +1 элемент 2ИЛИ.

Подбираем микросхемы: по одной микросхеме КР1533ЛН1, КР1533ЛИ1 и КР1533ЛЛ1.

Строим схему ЦУ в базисе И, ИЛИ, НЕ (рис.2.27).

Выполним анализ работы ЦУ в статическом режиме для одной комбинации входных сигналов (см. рис.2.27 и красную строку в табл.2.2).

Определим аппаратурные затраты и задержку:

W = 2/6 + 1/4 + 1/4 = 0,33 + 0,25 + 0,25 = 0,83 корпуса;

T = 3τ.

Рассмотрим примеры построения схем по МКНФ. Здесь первыми опять будут выполняться операции НЕ. А порядок выполнения операций логического умножения и сложения изменится, так как по законам алгебры логики (и обычной алгебры тоже) сначала должны выполняться операции в скобках – ИЛИ, а уже затем – операции И.

Пример 4. МКНФ (см. пример 4 из темы 2.2):

Y₁ = (X₁ / X₂′) · (X₂′ / X₃) · (X₁′ / X₂ / X3′).

Подсчитываем требуемое количество элементов: 3 элемента НЕ +4 элемента 2ИЛИ (в третьей скобке для выполнения логического сложения трех сигналов мы вынуждены использовать 2 элемента 2ИЛИ, так как нужного здесь в принципе элемента 3ИЛИ нет в микросхемах серии КР1533) +1 элемент 3И.

Подбираем микросхемы: по одной микросхеме КР1533ЛН1, КР1533ЛЛ1 и КР1533ЛИ3.

Строим схему ЦУ в базисе И, ИЛИ, НЕ (рис.2.28).

Составляем перечень элементов к этой схеме (табл.2.6).

Выполним анализ работы ЦУ в статическом режиме для одной комбинации входных сигналов (см. рис.2.28 и соответствующую синюю строку в табл.2.1).

Определим аппаратурные затраты и задержку:

W = 3/6 + 1 + 1/3 = 0,5 + 1 + 0,33 = 1,83 корпуса; T = 4τ.

Пример 5. МКНФ (см. пример 5 из темы 2.2):

Y₂ = (X₁ / X₃′) · (X₁′ / X₃) · (X₁′ / X₂).

Подсчитываем требуемое количество элементов: 2 элемента НЕ +3 элемента 2ИЛИ +1 элемент 3И.

Подбираем микросхемы: по одной микросхеме КР1533ЛН1, КР1533ЛЛ1 и КР1533ЛИ3.

Строим схему ЦУ в базисе И, ИЛИ, НЕ (рис.2.29).

Составляем перечень элементов к этой схеме (табл.2.7).

Выполним анализ работы ЦУ в статическом режиме для одной комбинации входных сигналов (см. рис.2.29 и синюю строку в табл.2.2).

Определим аппаратурные затраты и задержку:

W = 2/6 + 3/4 + 1/3 = 0,33 + 0,75 + 0,33 = 1,41 корпуса;

T = 3τ.

Пример 6. МКНФ (см. пример 6 из темы 2.2):

Y₃ = (X₂ / X₃′) · (X₁′ / X₃′).

Подсчитываем требуемое количество элементов: 2 элемента НЕ +2 элемента 2ИЛИ +1 элемент 2И.

Подбираем микросхемы: по одной микросхеме КР1533ЛН1, КР1533ЛЛ1 и КР1533ЛИ1.

Строим схему ЦУ в базисе И, ИЛИ, НЕ (рис.2.30).

Выполним анализ работы ЦУ в статическом режиме для одной комбинации входных сигналов (см. рис.2.30 и синюю строку в табл.2.2).

Определим аппаратурные затраты и задержку:

W = 2/6 + 2/4 + 1/4 = 0,33 + 0,5 + 0,25 = 1,08 корпуса;

T = 3τ.