Текст книги "Цифровые устройства. Учебник для колледжей"
Автор книги: М. Нсанов
Жанр: Прочая образовательная литература, Наука и Образование
Возрастные ограничения: +12
сообщить о неприемлемом содержимом
Текущая страница: 4 (всего у книги 16 страниц) [доступный отрывок для чтения: 5 страниц]
2.4. Переход к базису И-НЕ. Подбор микросхем, построение и анализ работы схем ЦУ в базисе И-НЕ
Значительно чаще для построения схем ЦУ используют не элементы И, ИЛИ, НЕ, а элементы И-НЕ (базис И-НЕ) или ИЛИ-НЕ (базис ИЛИ-НЕ). При этом в большинстве случаев улучшается качество схем, да и сами схемы по структуре получаются проще.
Переход к базису И-НЕ производится от МДНФ и его конечная цель заключается в следующем: следует так преобразовать МДНФ, чтобы в итоговом логическом выражении не было операций И, ИЛИ, НЕ, а были бы только операции И-НЕ.
Переход выполняется в следующем порядке (под буквами А, B, C, D и т. д. понимаются логические сигналы 0 или 1, а также любые логические операции и выражения, дающие в результате опять же сигналы 0 или 1):
1. Используется закон двойного отрицания (двойной инверсии):
A = A′′.
Справедливость этого закона проверить несложно, если вместо А подставить 0 или 1.
2. Применяется первая форма закона де Моргана:
(B / C / D / …)′ = B′·C′·D′·…
Правильность и этого закона тоже проверить несложно, если вместо В, С, D и т. д. подставить любую комбинацию сигналов 0 и 1.
3. Полученное логическое выражение рекомендуется записать с использованием символа «штрих Шеффера» (смотрите табл.1.1), например:
(X1·X2)′ = X1 / X2.
Пример 1. МДНФ (см. пример 1 из темы 2.2):
Y1 = X1′·X2′ / X2′·X3′ / X1·X2·X3.
Переходим к базису И-НЕ. Для этого сначала используем закон двойного отрицания:
Определяем требуемое количество элементов с учетом нужного количества входов у каждого элемента:
– для выполнения операций логического отрицания сигналов X1, X2 и X3 берем три элемента 2И-НЕ (смотрите П р и м е ч а н и е выше);
– чтобы выполнить операцию в первой скобке, следует использовать элемент 2И-НЕ, так как в данной операции участвуют два сигнала: X1′ и X2′;
– для реализации операции во второй скобке нужен элемент 2И-НЕ, потому что здесь в операции тоже участвуют два сигнала: X2′ и X3′;
– чтобы выполнить операцию в третьей скобке, придется взять элемент 3И-НЕ, так как в данной операции участвуют три сигнала: X1, X2 и X3;
– и последним мы должны поставить элемент 3И-НЕ, потому что на его входы будут поступать три сигнала, являющиеся результатами операций в трех скобках.
Всего в схеме ЦУ: 5 элементов 2И-НЕ (напомним, что из них – три элемента для выполнения логического отрицания!) +2 элемента 3И-НЕ.
Подбираем микросхемы. Элементы 2И-НЕ имеются в составе микросхемы КР1533ЛА3 (см. рис. 1.13), содержащей 4 элемента 2И-НЕ; так как нам требуется 5 таких элементов, то придется взять две микросхемы КР1533ЛА3, причем в одной из них три элемента использоваться не будут. Элементы 3И-НЕ входят в состав микросхемы КР1533ЛА4 (см. рис. 1.14), содержащей 3 элемента 3И-НЕ; нам нужны два элемента, поэтому достаточно использовать одну микросхему КР1533ЛА4, причем один элемент данной ИМС оказывается лишним.
Строим схему ЦУ в базисе И-НЕ (рис. 2.32).
На этом же рис.2.32 выполнен анализ работы схемы ЦУ в статическом режиме для одной комбинации входных сигналов (см. красную строку в табл. 2.1).
Составляем перечень элементов к этой схеме (табл.2.9).
Определим аппаратурные затраты и задержку:
W = 1 + 2/3 + 1/4 = 1 + 0,67 + 0,25 = 1,92 корпуса; T = 3τ.
Пример 2. МДНФ (см. пример 2 из темы 2.2):
Y2 = X1′·X3′ / X1·X2·X3.
Переходим к базису И-НЕ:
Y2 = [(X1′·X3′) / (X1·X2·X3)]′′ = [(X1′·X3′)′· (X1·X2·X3)′]′ =
= [(X1′/X3′) / (X1/X2/X3)].
Подсчитываем требуемое количество элементов: 4 элемента 2И-НЕ (из них – 2 элемента для выполнения логического отрицания) +1 элемент 3И-НЕ.
Подбираем ИМС: по одной ИМС КР1533ЛА3 и КР1533ЛА4.
Строим схему ЦУ в базисе И-НЕ (рис.2.33).
Выполним анализ работы ЦУ в статическом режиме для одной комбинации входных сигналов (см. рис.2.33 и красную строку в табл.2.2).
Определим аппаратурные затраты и задержку:
W = 1 + 1/3 = 1 + 1,33 = 1,33 корпуса; T = 3τ.
Пример 3. МДНФ (см. пример 3 из темы 2.2):
Y3 = X3′ / X1′·X2.
Переходим к базису И-НЕ:
Y3 = (X3′ / X1′·X2)′′ = [(X3′)′ / (X1′·X2)′]′ = (X3) / (X1′ / X2).
Обратим внимание, что в МДНФ переменная была с отрицанием, затем после применения закона де Моргана у нее появилось второе отрицание, что по закону двойной инверсии дает прямое значение X3. На будущее следует иметь в виду весьма простое правило: если в логическом выражении базиса И, ИЛИ, НЕ имеется минтерм, содержащий только одну переменную, то при переходе к базису И-НЕ эта переменная будет обязательно менять свое значение на противоположное: если она была без отрицания, то будет с отрицанием; если же она была с отрицанием, то будет без него.
Подсчитываем требуемое количество элементов: 3 элемента 2И-НЕ (из них – 1 элемент для логического отрицания).
Подбираем микросхему: одна микросхема КР1533ЛА3.
Строим схему ЦУ в базисе И-НЕ (рис.2.34):
Выполним анализ работы ЦУ в статическом режиме для одной комбинации входных сигналов (см. рис.2.34 и красную строку в табл.2.2).
Определим аппаратурные затраты и задержку:
W = 3/4 = 0,75 корпуса; T = 3τ.
2.5. Переход к базису ИЛИ-НЕ. Подбор микросхем, построение и анализ работы схем ЦУ в базисе ИЛИ-НЕ
Аналогично описанному в предыдущем параграфе переходу к базису И-НЕ от МДНФ производится переход к базису ИЛИ-НЕ, только теперь уже от МКНФ:
1. Используется закон двойного отрицания (двойной инверсии):
A = A′′
2. Применяется вторая форма закона де Моргана:
(B·C·D·…)′ = B′ / C′ / D′ /…
3. Полученное логическое выражение рекомендуется записать с использованием символа «стрелка Пирса» (смотрите табл.1.1), например:
(X1 / X2)′ = X1 ↓ X2.
П р и м е ч а н и е :
В итоговом логическом выражении должны содержаться только операции ИЛИ-НЕ. Но кроме них, как правило, остаются все-таки операции НЕ, которые в данном случае следует выполнять с помощью элементов 2ИЛИ-НЕ путем объединения входов этих элементов.
Пример 1. МКНФ (см. пример 4 из темы 2.2):
Y1 = (X1 / X2′) · (X2′ / X3) · (X1′ / X2 / X3′).
Переходим к базису ИЛИ-НЕ. Для этого сначала используем закон двойного отрицания:
Подсчитываем требуемое количество элементов: 5 элементов 2ИЛИ-НЕ (из них 3 элемента – для отрицания) +2 элемента 3ИЛИ-НЕ.
Подбираем микросхемы: две микросхемы КР1533ЛЕ1 и одна микросхема КР1533ЛЕ4.
Строим схему ЦУ в базисе ИЛИ-НЕ (рис.2.35).
Составляем перечень элементов к этой схеме (табл.2.12).
Выполним анализ работы ЦУ в статическом режиме для одной комбинации входных сигналов (см. рис.2.35 и синюю строку в табл.2.1).
Определим аппаратурные затраты и задержку:
W = 1 + 2/3 + 1/4 = 1 + 0,67 + 0,25 = 1,92 корпуса; T = 3τ.
Пример 2. МКНФ (см. пример 5 из темы 2.2):
Y2 = (X1 / X3′) · (X1′ / X3) · (X1′ / X2).
Переходим к базису ИЛИ-НЕ:
Y2 = [(X1 / X3′) · (X1′ / X3) · (X1′ / X2)]′′ =
= [(X1 / X3′) ′ / (X1′ / X3) ′ / (X1′ / X2)′]′ =
= (X1 ↓ X3′) ↓ (X1′ ↓ X3) ↓ (X1′ ↓ X2).
Подсчитываем требуемое количество элементов: 5 элементов 2ИЛИ-НЕ (из них 2 элемента – для отрицания) +1 элемента 3ИЛИ-НЕ.
Подбираем микросхемы: две микросхемы КР1533ЛЕ1 и одна микросхема КР1533ЛЕ4.
Строим схему ЦУ в базисе ИЛИ-НЕ (рис.2.36).
Выполним анализ работы ЦУ в статическом режиме для одной комбинации входных сигналов (см. рис.2.36 и синюю строку в табл.2.2).
Определим аппаратурные затраты и задержку:
W = 1 + 1/4 + 1/3 = 1 + 0,25 + 0,33 = 1,58 корпуса; Т = 3τ.
Пример 3. МКНФ (см. пример 6 из темы 2.2):
Y3 = (X2 / X3′) · (X1′ / X3′).
Переходим к базису ИЛИ-НЕ:
Y3 = [(X2 / X3′) · (X1′ / X3′)]′′ = [(X2 / X3′)′ / (X1′ / X3′)′]′ =
= [(X2 ↓ X3′) ↓ (X1′ ↓ X3′)].
Подсчитываем требуемое количество элементов: 5 элементов 2ИЛИ-НЕ (из них 2 элемента – для отрицания).
Подбираем микросхемы: две микросхемы КР1533ЛЕ1.
Строим схему ЦУ в базисе ИЛИ-НЕ (рис.2.37).
Выполним анализ работы ЦУ в статическом режиме для одной комбинации входных сигналов (см. рис.2.37 и синюю строку в табл.2.2).
Определим аппаратурные затраты и задержку:
W = 1 + 1/4 = 1 + 0,25 = 1,25 корпуса; T = 3τ.
2.6. Использование в схемах элементов разных базисов и комбинированных микросхем
Очень часто для достижения лучшего быстродействия или уменьшения аппаратурных затрат в схемах цифровых устройств используют элементы разных базисов. Приведем пример:
Пример 1. МКНФ (см. пример 4 из темы 2.2):
Y1 = (X1 / X2′) · (X2′ / X3) · (X1′ / X2 / X3′).
В данном логическом выражении базиса И, ИЛИ, НЕ преобразуем последний многочлен с использованием закона двойного отрицания и первого закона де Моргана:
(X1′ / X2 / X3′) = (X1′ / X2 / X3′)′′ = (X1′)′· (X2)′· (X3′)′ =
= X1 / X2′ / X3.
Теперь с учетом полученного результата исходное логическое выражение примет вид:
Y1 = (X1 / X2′) · (X2′ / X3) · (X1 / X2′ / X3).
Определим требуемое количество элементов: 1 элемент НЕ +2 элемента 2ИЛИ +1 элемент 3И-НЕ (для выполнения операции в третьей скобке) +1 элемент 3И.
Подбираем микросхемы: по одной микросхеме КР1533ЛН1, КР1533ЛЛ1, КР1533ЛА4 и КР1533ЛИ3.
Строим схему ЦУ (рис. 2.38):
Составим перечень элементов к этой схеме (табл. 2.15).
Выполним анализ работы ЦУ в статическом режиме для одной комбинации входных сигналов (см. рис.2.38 и красную строку в табл.2.1).
Определим аппаратурные затраты и задержку:
W = 1/6 + 2/4 + 1/3 + 1/3 = 0,17 + 0,5 + 0,33 + 0,33 =
= 1,33 корпуса; T = 3τ.
Полученные результаты сравним с этими же параметрами, характеризующими работу схемы рис. 2.27, построенной по исходной МКНФ:
W = 1,83 корпуса; T = 4τ.
Хорошо видно, что преобразование только лишь одного многочлена МКНФ и вытекающая из этого необходимость использования в схеме элементов разных базисов привело: во-первых, к уменьшению задержки (3τ вместо 4τ); и, во-вторых, к уменьшению аппаратурных затрат (1,33 корпуса вместо 1,83).
***
Иногда для достижения тех же целей увеличения быстродействия, уменьшения аппаратурных затрат, но в основном для уменьшения количества внешних соединений (то есть таких соединений, которые выполняются не внутри микросхемы, а снаружи путем монтажа) между микросхемами и элементами микросхем применяют комбинированные ИМС (смотрите, например, рис. 1.15 из параграфа 1.5). Приведем пример:
Пример 2. МДНФ (см. пример 1 из темы 2.2):
Y1 = X1′·X2′ / X2′·X3′ / X1·X2·X3.
Логическое отрицание, как и в указанном примере 1 из темы 2.2, будем делать с помощью тех же элементов НЕ из микросхемы КР1533ЛН1. А для выполнения остальных операций воспользуемся микросхемой КР1533ЛР13 (рис. 2.39).
Но здесь нужно учесть, что в данной микросхеме на выходе стоит элемент ИЛИ-НЕ, поэтому выходной сигнал получится инвертированным. Чтобы получить на выходе все-таки прямое значение сигнала, выполним его повторное отрицание с помощью еще одного элемента НЕ из микросхемы КР1533ЛН1.
Строим схему ЦУ (рис. 2.40):
П р и м е ч а н и е: один элемент 3И из микросхемы КР1533ЛР13 получается лишним. В схеме рис. 2.40 его входы оставлены свободными, но этого делать нельзя! В микросхемах ТТЛ и ТТЛШ-структур входы лишних элементов обязательно следует куда-либо подключить, иначе данная ИМС работать не будет (смотрите тему 2.9).
Определим количество внешних соединений между элементами:
– в схеме рис. 2.25, построенной по исходной МДНФ: 8;
– в схеме рис. 2.40: 5.
Это подтверждает сказанное ранее: использование комбинированных ИМС уменьшает количество внешних соединений между элементами микросхем.
Подсчитаем аппаратурные затраты и задержку:
W = 4/6 + 4/5 = 0,67 + 0.8 = 1,47 корпуса; T = 4τ.
Полученные результаты сравним с этими же параметрами, характеризующими работу схемы рис. 2.25, построенной по исходной МДНФ:
W = 1,83 корпуса; T = 4τ.
Хорошо видно, что аппаратурные затраты уменьшились: 1,47 корпуса вместо 1,83.
Задержка вроде бы осталась той же: T = 4τ. Но соединительные линии внутри комбинированной микросхемы дают меньшую задержку сигналов, чем внешние соединения. Поэтому из-за уменьшения количества внешних соединений задержка на самом деле станет несколько меньше 4τ.
2.7. Сравнительная оценка качества схем
Сравнительный анализ качества схем, как уже было указано ранее, обычно производится по двум важнейшим критериям: задержке T и аппаратурным затратам W.
Если не предъявляются заранее поставленные особые требования к отдельным критериям, то поступают следующим образом:
– Отбрасывают варианты, обладающие самыми худшими характеристиками или по T, или по W, или по обоим параметрам одновременно.
– Из других схем (все они образуют так называемое множество Парето) отдают предпочтение более быстродействующим.
– В оставшихся вариантах с одинаковой минимальной задержкой выбирают наиболее экономичные схемы.
Для примера проведем сравнительную оценку качества схем, реализующих функцию Y1, которые были построены нами различными способами. Для этого сведем данные по T и W в небольшую таблицу (табл. 2.17).
Сначала исключаем схемы, построенные по МДНФ и МКНФ, обладающие наибольшей задержкой. Затем исключаем схемы в базисах И-НЕ и ИЛИ-НЕ с наибольшими аппаратурными затратами.
В оставшихся двух вариантах, которые в данном случае и образуют множество Парето, выбираем как более быстродействующую схему, построенную с использованием элементов разных базисов.
2.8. Синтез и анализ работы ЦУ с 4 входами
Задана таблица истинности ЦУ, имеющего 4 входа (табл. 2.18).
1. Записываем СДНФ:
Y4 = X1′·X2′·X3·X4 / X1′·X2·X3′·X4 / X1·X2·X3′·X4′ /
/ X1·X2·X3′·X4 / X1·X2·X3·X4′ / X1·X2·X3·X4.
2. Минимизируем СДНФ методом Вейча (рис. 2.41):
3. Подсчитываем требуемое количество элементов: 3 элемента НЕ +1 элемент 2И +1 элемент 3И +1 элемент 4И +2 элемента 2ИЛИ.
4. Подбираем микросхемы: по одной микросхеме КР1533ЛН1, КР1533ЛИ1, КР1533ЛИ3, КР1533ЛИ6, КР1533ЛЛ1.
5. Строим схему ЦУ в базисе И, ИЛИ, НЕ (рис. 2.42) и выполняем анализ ее работы в статическом режиме для одной комбинации входных сигналов (см. красную строку в табл. 2.18).
6. Составляем перечень элементов к этой схеме (табл. 2.19).
7. Определяем аппаратурные затраты и задержку:
W = 3/6 +1/4 +1/3 +1/2 +2/4 = 0,5 +0,25 +0,33 +0,5 +
+0,5 = 2,08 корпуса; T = 4τ.
8. Переходим к базису И-НЕ:
Y4 = [X1·X2 / X2·X3′·X4 / X1′·X2′·X3·X4]′′ =
= [(X1·X2)′· (X2·X3′·X4)′· (X1′·X2′·X3·X4)′]′ =
= [(X1 / X2) / (X2 / X3′ / X4) / (X1′ / X2′ / X3 / X4)].
9. Подсчитываем требуемое количество элементов: 4 элемента 2И-НЕ (из них 3 элемента – для отрицания Х1, Х2 и Х3) +2 элемента 3И-НЕ +1 элемент 4И-НЕ.
10. Подбираем микросхемы: по одной микросхеме КР1533ЛА3, КР1533ЛА4 и КР1533ЛА1.
11. Строим схему ЦУ в базисе И-НЕ (рис. 2.43) и выполняем анализ ее работы в статическом режиме для одной комбинации входных сигналов та (см. красную строку в табл. 2.18).
12. Составляем перечень элементов к этой схеме (табл. 2.20).
14. Записываем СКНФ:
Y4 = (X1 / X2 / X3 / X4) · (X1 / X2 / X3 / X4′) ·
· (X1 / X2 / X3′ / X4) · (X1 / X2′ / X3 / X4) ·
· (X1 / X2′ / X3′ / X4) · (X1 / X2′ / X3′ / X4′) ·
· (X1′ / X2 / X3 / X4) · (X1′ / X2 / X3 / X4′) ·
· (X1′ / X2 / X3′ / X4) · (X1′ / X2 / X3′ / X4′).
15. Минимизируем СКНФ методом Вейча (рис. 2.44).
16. Подсчитываем требуемое количество элементов: 3 элемента НЕ +5 элементов 2ИЛИ +1 элемент 4И.
17. Подбираем микросхемы: одна микросхема КР1533ЛН1, две микросхемы КР1533ЛЛ1 и одна микросхема КР1533ЛИ6.
18. Строим схему ЦУ в базисе И, ИЛИ, НЕ (рис. 2.45) и выполняем анализ ее работы в статическом режиме для одной комбинации входных сигналов (см. красную строку в табл. 2.18).
19. Составляем перечень элементов к этой схеме (табл. 2.21).
21. Переходим к базису ИЛИ-НЕ:
Y4 = [(X1′ / X2) · (X1 / X4) · (X2 / X3) · (X1 / X2′ / X3′)]′′ =
= [(X1′ / X2)′ / (X1 / X4)′ / (X2 / X3)′ / (X1 / X2′ / X3′)′]′ =
= (X1′ ↓ X2) ↓ (X1 ↓ X4) ↓ (X2 ↓ X3) ↓ (X1 ↓ X2′ ↓ X3′).
22. Подсчитываем требуемое количество элементов: 5 элементов 2ИЛИ-НЕ (из них 3 элемента – для отрицания Х1, Х2 и Х3) +1 элемент 3ИЛИ-НЕ +1 элемент 4ИЛИ-НЕ.
23. Подбираем микросхемы. Здесь предварительно следует обратить внимание на один очень важный момент. Мы только что определили, что в данном случае для построения схемы потребуется элемент 4ИЛИ-НЕ. Но в серии КР1533 нет микросхем, содержащих такие элементы. Как быть? В этом случае берут элементы с большим количеством входов. Но ведь при этом один или несколько входов элемента оказываются лишними, как поступать с ними? С этого момента следует запомнить: неиспользуемые входы логических элементов и вообще любых ЦУ ни в коем случае нельзя оставлять свободными, их обязательно нужно куда-либо присоединять (за редчайшим исключением). Куда – это зависит от функции данного входа в конкретном элементе или ЦУ. Теоретически у элементов И и И-НЕ лишние входы лучше всего подключать к источнику сигнала логической 1 (см. тему 2.9), у элементов ИЛИ и ИЛИ-НЕ – к источнику сигнала логического 0 (см. тему 2.9). Но практически лишние входы любого логического элемента обычно подключаются к любым другим используемым входам этого же элемента.
Именно поэтому в нашей схеме вместо элемента 4ИЛИ-НЕ приходится использовать элемент 5ИЛИ-НЕ из микросхемы КР531ЛЕ7 той же структуры ТТЛШ, которую имеют микросхемы серии КР1533 (в схеме – D4.1), у которого лишний вход подключен к соседнему. Кроме этого, нам потребуются две микросхемы КР1533ЛЕ1 и одна микросхема КР1533ЛЕ4.
24. Строим схему ЦУ в базисе ИЛИ-НЕ (рис.2.46) и выполняем анализ ее работы в статическом режиме для одной комбинации входных сигналов (см. красную строку в табл. 2.18).
25. Составляем перечень элементов к этой схеме (табл. 2.22).
27. Оценим качество всех четырех схем:
– исключаем схему в базисе ИЛИ-НЕ (рис.2.48), у которой наибольшие аппаратурные затраты W = 2,33 корпуса;
– также исключаем самые медленные схемы по МДНФ (рис.2.44) и по МКНФ (рис.2.47), имеющие Т = 4τ;
– оставшееся множество Парето содержит только один вариант: схема базиса И-НЕ (рис.2.45), для которого аппаратурные затраты составляют W = 2,17 корпуса при задержке Т = 3τ.
2.9. Оптимизация схем. Неиспользуемые логические элементы
В построенных нами схемах (см. колонку «Примечания» в таблицах перечней элементов) некоторые элементы, входящие в состав применяемых микросхем, оказываются незадействованными. Но ведь все эти схемы представляют собой реализацию лишь одного цифрового устройства, узла или блока, которых на любой реальной плате обычно несколько. Соответственно при большом количестве микросхем и количество неиспользуемых элементов получается весьма значительным. Задача уменьшения аппаратурных затрат путем уменьшения количества незадействованных элементов решается оптимизацией схем: лишние элементы микросхем одного узла по возможности нужно использовать в других цифровых устройствах, узлах и блоках, расположенных на той же плате.
Предположим, что в схеме одного блока остался неиспользуемым один элемент 3И-НЕ из микросхемы КР1533ЛА4. А в схеме другого узла требуется один элемент 2И-НЕ, который мы всегда брали из микросхемы КР1533ЛА3. Но не проще ли взять этот элемент (несмотря на то, что у него три входа, а не два) из микросхемы КР1533ЛА4 первого блока, который там все равно оказался лишним? Тогда ИМС КР1533ЛА3 во втором блоке вообще не потребуется! Так и поступают, но возникающую при этом проблему лишнего входа обязательно следует решить так, как указано в пункте 23 предыдущего параграфа.
Несмотря на проведенную оптимизацию, все-таки может получиться так, что в одной или нескольких микросхемах часть элементов окажутся совсем лишними. Как уже было сказано в теме 2.8, входы этих элементов ни в коем случае нельзя оставлять свободными, их обязательно следует куда-либо подключить. Если элемент в работе схемы участвовать не будет, то его входы нужно подключить так, чтобы потребляемая им мощность была минимальной. Для достижения этой цели следует обеспечить элементу статический режим работы, то есть подключить его входы либо к источнику постоянного сигнала логического 0, либо к источнику постоянного сигнала логической 1. А вот куда конкретно – это зависит от типа самого элемента и структуры соответствующей микросхемы:
– ИМС структуры МОП.
Как уже было сказано в теме 1.6, разницу между PL и PH элементов таких микросхем в статическом режиме практически можно не учитывать, поэтому здесь не имеет особого значения, какой постоянный уровень сигнала – 0 или 1 – поддерживается на выходе любого неиспользуемого элемента. Отсюда следует, что и входы этих элементов можно подключать как к источнику постоянного сигнала логического 0 (что практически проще), так и к источнику постоянного сигнала логической 1.
– ИМС структур ТТЛ и ТТЛШ.
В теме 1.6 также сказано, что разница между PL и PH элементов таких микросхем в статическом режиме достаточно значительная, причем величина PH существенно меньше. Поэтому здесь для обеспечения минимума потребляемой лишними элементами мощности следует обеспечить на их выходах наличие постоянного высокого уровня логической 1. А вот какие постоянные сигналы при этом нужно подавать на входы – зависит от вида элементов и указано на рис. 2.47:
С настоящего момента мы будем применять широко используемое в технической (в том числе и справочной) литературе обозначение: «х» – безразлично, какой сигнал подавать на указанный вход в данный момент времени. Действительно, для элемента ИЛИ логическое сложение 1 с любым другим сигналом (0 или 1) все равно дает 1; для элемента И-НЕ логическое умножение 0 на любой сигнал дает 0, а последующее отрицание – единицу.
Теперь переходим к вопросу, что будет являться источниками постоянных сигналов логического 0 и логической 1:
1. Источником постоянного сигнала логического 0 является общий провод (корпус прибора), что указано на рис.2.46 под заголовком «Подключение неиспользуемых элементов».
2. Источником постоянного сигнала логической 1 может быть:
– Источник питания данной микросхемы. В некоторых сериях (например, в серии КР1533) его можно подключать напрямую (что указано на рис.2.47 под заголовком «Подключение неиспользуемых элементов»), в других (например, в серии К555) – через делитель напряжения (резистор определенного номинала).
– Другие неиспользуемые элементы, на выходе которых удерживается постоянный высокий уровень логической 1. Проще всего, если это будут элементы НЕ, И-НЕ или ИЛИ-НЕ, входы которых присоединены к общему проводу, как на рис.2.47а, 2.47d (1) и 2.47е.
Правообладателям!
Данное произведение размещено по согласованию с ООО "ЛитРес" (20% исходного текста). Если размещение книги нарушает чьи-либо права, то сообщите об этом.Читателям!
Оплатили, но не знаете что делать дальше?
