Текст книги "Оптимизация BIOS. Полный справочник по всем параметрам BIOS и их настройкам"

Обычные опции: Enabled, Disabled, Auto.

Когда контроллер памяти получает от операционной системы запрос на чтение данных из памяти, он не имеет информации о точном физическом адресе нужных данных. Контроллер памяти получает лишь виртуальный адрес, который необходимо преобразовать в адреса в физической памяти. Поэтому каждая новая операция в памяти сопровождается небольшой задержкой.

Вместо того чтобы немедленно инициализировать команду на чтение, контроллер памяти присваивает сигнал Chip Select (Выбор чипа) для банка памяти с нужными данными. Этот сигнал активирует банк, чтобы он смог получить команду. Одновременно контроллер памяти конвертирует адреса. Получив адреса в физической памяти, контроллер начинает инициировать команды чтения для активированного банка памяти.

Как видите, задержка команды вызвана вовсе не временем ожидания модуля памяти. Задержка определяется временем, которое требуется для контроллера памяти, чтобы конвертировать виртуальные адреса в адреса физической памяти.

Так как задержка вызвана конвертированием адресов, контроллеру памяти требуется больше времени для обработки адресов модулей памяти большого объема. Кроме того, контроллеру необходимо больше времени и в случае наличия большого количества банков.

Эта функция BIOS позволяет выбрать задержку между получением сигнала Chip Select и моментом, когда контроллер памяти должен начать отправку команд в банк памяти. Чем меньше значение, тем быстрее контроллер памяти сможет начать отправку команд в активированный банк памяти.

Если вы включите данную опцию, контроллер памяти добавит задержку команды, равную одному циклу или 1T.

Если вы выключите данную опцию, контроллер памяти добавит задержку команды, равную двум циклам или 2T.

Опция Auto позволяет контроллеру памяти использовать для задержки команды значение SPD модуля памяти.

Если задержка команды SDRAM слишком велика, производительность может снизиться, так как контроллер памяти будет отправлять команды позже, чем необходимо.

Если задержка команды SDRAM слишком мала, контроллер памяти не сможет передать адреса вовремя, что приведет к потере и повреждению данных.

К счастью, все модули SDRAM (не имеющие буфера) поддерживают задержку команды 1T для четырех банков памяти на канал. После этого может понадобиться задержка команды 2T. Но поддержка 1T различается в зависимости от материнской платы и даже от модели. Проконсультируйтесь с производителем вашей материнской платы, чтобы узнать, поддерживает ли она задержку 1T.

Рекомендуем включить эту функцию, чтобы улучшить производительность памяти. Если возникнут проблемы, отключите данную опцию.

Обычные опции: Enabled, Disabled, Auto.

Когда контроллер памяти получает от операционной системы запрос на чтение данных из памяти, он не имеет информации о точном физическом адресе нужных данных. Контроллер памяти получает лишь виртуальный адрес, который необходимо преобразовать в адреса в физической памяти. Поэтому каждая новая операция в памяти сопровождается небольшой задержкой.

Вместо того чтобы немедленно инициализировать команду на чтение, контроллер памяти присваивает сигнал Chip Select (Выбор чипа) для банка памяти с нужными данными. Этот сигнал активирует банк, чтобы он смог получить команду. Одновременно контроллер памяти конвертирует адреса. Получив адреса в физической памяти, контроллер начинает инициировать команды чтения для активированного банка памяти.

Как видите, задержка команды вызвана вовсе не временем ожидания модуля памяти. Задержка определяется временем, которое требуется для контроллера памяти, чтобы конвертировать виртуальные адреса в адреса физической памяти.

Так как задержка вызвана конвертированием адресов, контроллеру памяти требуется больше времени для обработки адресов модулей памяти большого объема. Кроме того, контроллеру необходимо больше времени и в случае наличия большого количества банков.

Эта функция BIOS позволяет выбрать задержку между получением сигнала Chip Select и моментом, когда контроллер памяти должен начать отправку команд в банк памяти. Чем меньше значение, тем быстрее контроллер памяти сможет начать отправку команд в активированный банк памяти.

Если вы включите данную опцию, контроллер памяти добавит задержку команды, равную одному циклу или 1T.

Если вы выключите данную опцию, контроллер памяти добавит задержку команды, равную двум циклам или 2T.

Опция Auto позволяет контроллеру памяти использовать для задержки команды значение SPD модуля памяти.

Если задержка команды SDRAM слишком велика, производительность может снизиться, так как контроллер памяти будет отправлять команды позже, чем необходимо.

Если задержка команды SDRAM слишком мала, контроллер памяти не сможет передать адреса вовремя, что приведет к потере и повреждению данных.

К счастью, все модули SDRAM (не имеющие буфера) поддерживают задержку команды 1T для четырех банков памяти на канал. После этого может понадобиться задержка команды 2T. Но поддержка 1T различается в зависимости от материнской платы и даже от модели. Проконсультируйтесь с производителем вашей материнской платы, чтобы узнать, поддерживает ли она задержку 1T.

Рекомендуем включить эту функцию, чтобы улучшить производительность памяти. Если возникнут проблемы, отключите данную опцию.

Обычные опции: 4, 5, 6, 7, 8, 9.

При запросе от любой команды чтения строка памяти активируется с помощью RAS (Row Address Strobe – Импульс адреса строки). Чтобы считать данные из ячейки памяти, соответствующий столбец активируется с помощью CAS (Column Address Strobe – Импульс адреса столбца). Используя сигналы CAS, из одной активной строки можно считать несколько ячеек.

Однако при считывании данных из другой строки активная строка должна быть деактивирована. Строка не может быть деактивирована до тех пор, пока время tRAS не закончится.

Задержка модуля памяти отражается в соответствующих спецификациях. Для JEDEC это последняя цифра в последовательности из четырех цифр. Например, если ваш модуль памяти имеет спецификацию 2-3-4-7, задержка tRAS для него будет равна 7 циклам.

Как и функция DRAM Act to PreChrg CMD, эта функция BIOS управляет минимальным временем активации банка памяти (tRAS). Под минимальным временем активации подразумевается временной интервал между активацией строки и моментом, когда эта строка может быть деактивирована. Это также период времени, в течение которого строка остается открытой для передачи данных.

Если период tRAS слишком велик, это может привести к снижению производительности, так как деактивация активных строк задерживается. При уменьшении периода tRAS активная строка будет деактивирована быстрее.

Однако если период tRAS слишком короткий, времени для завершения операции может быть недостаточно. Это снижает производительность системы и может вызвать потерю или повреждение данных.

Чтобы получить оптимальную производительность, используйте минимальное значение. Как правило, оно равно: CAS Latency (Время ожидания CAS) + tRCD + 2 цикла таймера. Например, если вы настроили CAS Latency на 2 цикла, а tRCD на 3 цикла, вы получаете значение, равное 7 циклам.

Если ваша система будет сообщать об ошибках или зависать, увеличьте значение tRAS на один цикл, чтобы стабилизировать работу.

Обычные опции: 2-Bank, 4-Bank, Disabled.

Эта функция BIOS служит для того, чтобы настроить режим чередования для интерфейса SDRAM.

Чередование позволяет банкам SDRAM изменять циклы обновления и доступа. Один банк проходит через цикл обновления, в то время как другой – через цикл доступа. Это позволяет улучшить производительность памяти путем маскировки циклов обновления для банков памяти. В результате процесс обмена между банками памяти напоминает конвейер.

Если в системе имеется четыре банка, процессор может отправить один запрос на данные к каждому банку в течение четырех циклов. В первом цикле процессор отправляет один адрес в банк 0, затем во втором цикле – другой адрес в банк 1, а в третьем и четвертом циклах – остальные адреса в банки 2 и 3, соответственно. Последовательность выглядит так:

1) процессор отправляет адрес #0 в Bank 0;

2) процессор отправляет адрес #1 в Bank 1 и получает данные #0 из Bank 0;

3) процессор отправляет адрес #2 в Bank 2 и получает данные #1 из Bank 1;

4) процессор отправляет адрес #3 в Bank 3 и получает данные #2 из Bank 2;

5) процессор получает данные #3 из Bank 3.

Как видите, данные по четырем запросам последовательно поступают из банков памяти без задержек. Если чередование не было включено, та же самая операция будет выглядеть так (в худшем случае):

1) SDRAM обновляется;

2) процессор отправляет адрес #0 в SDRAM;

3) процессор получает данные #0 из SDRAM;

4) SDRAM обновляется;

5) процессор отправляет адрес #1 в SDRAM;

6) процессор получает данные #1 из SDRAM;

7) SDRAM обновляется;

8) процессор отправляет адрес #2 в SDRAM;

9) процессор получает данные #2 из SDRAM;

10) SDRAM обновляется;

11) процессор отправляет адрес #3 в SDRAM;

12) процессор получает данные #3 из SDRAM.

Если чередование было включено, первый банк может начать передачу данных на процессор в цикле, когда второй банк получает адрес. Если чередование выключено, процессор должен отправить адрес в банк памяти, получить запрошенные данные и дождаться обновления банка памяти, прежде чем инициировать вторую операцию. Это ведет к потере циклов и снижает пропускную способность.

Чередование позволяет замаскировать циклы обновления. В результате возникает эффект конвейера, который существенно повышает пропускную способность.

Чередование банков работает только в том случае, если запрашиваемые адреса относятся к разным банкам. Если они находятся в одном банке памяти, операции по передаче данных выполняются без чередования. Процессор должен ждать завершения первой операции и обновления банка памяти, чтобы отправить в этот банк другой адрес.

Каждый модуль SDRAM делится на два или четыре банка памяти. Двойные модули SDRAM используют чипы 16 Мбит SDRAM (объемом 32 Мб или меньше) и имеют только два банка памяти. Модули SDRAM, которые используют чипы памяти 64-256 Мбит, имеют четыре банка памяти. Все модули SDRAM объемом 64 Мб и более имеют четыре банка памяти.

Если вы используете один двойной модуль SDRAM, настройте данную функцию на 2-Bank. Это единственное значение, которое доступно для одного двойного модуля SDRAM.

Если вы используете два и более двойных модуля SDRAM, вы можете использовать как значение 4-Bank, так и значение 2-Bank. Конечно, рекомендуем выбрать настройку 4-Bank, чтобы улучшить производительность при чередовании.

Если вы используете модули SDRAM с четырьмя банками памяти, вы можете использовать как значение 4-Bank, так и значение 2-Bank. Конечно, рекомендуем выбрать настройку 4-Bank, чтобы улучшить производительность при чередовании.

Если вы используете модули SDRAM с четырьмя банками памяти, то можете выбрать любую настройку чередования. Разумеется, рекомендуем остановиться на значении 4-Bank, чтобы улучшить производительность при чередовании.

Так как значение 4-Bank улучшает производительность при чередовании, мы советуем выбирать эту настройку, если ваша система ее поддерживает. Значение 2-Bank следует выбирать только в том случае, если система работает с одним двойным модулем SDRAM.

Обратите внимание: компания Award (сейчас входит в состав компании Phoenix Technologies) рекомендует отключить чередование банков SDRAM при использовании модулей 16 Мбит SDRAM. Причина состоит в том, что ранние модули 16 Мбит SDRAM нестабильно работают с чередованием. Все современные модули SDRAM поддерживают чередование без проблем.

Обычные опции: 2 Cycles, 3 Cycles.

Данная опция представляет собой настройку по времени устройства DDR для tRRD. Эта функция BIOS определяет минимальное время между успешными командами ACTIVATE для одного и того же устройства DDR. Чем меньше задержка, тем быстрее может активироваться следующий банк для чтения или записи. Так как активация строки требует большой силы тока, короткая задержка может привести к выбросам тока.

Настройка этого параметра может различаться в зависимости от устройства DDR. Обычно производители DDR RAM указывают параметр tRRD (на основании того, как команды ACTIVATE ограничивают выбросы тока в устройстве). Если вы разрешите BIOS автоматически конфигурировать параметры DRAM, заданное производителем значение tRRD будет считано с чипа SPD (Serial Presence Detect – Распознавание последовательного присутствия). Вы можете настроить этот параметр вручную в соответствии с вашими предпочтениями.

При работе на обычном компьютере рекомендуем использовать задержку в 2 цикла, так как выбросы тока не имеют большого значения. Причина состоит в том, что обычный компьютер не ограничен в питании, и даже мощности обычного вентилятора должно хватить для того, чтобы устранить последствия повышения температуры, вызванного выбросами тока. Повышенная производительность при настройке более короткой задержки заслуживает отдельного внимания. Более короткая задержка приводит к тому, что активация банк-банк занимает на один цикл меньше. Это позволяет улучшить производительность устройства DDR при чтении и записи.

Обратите внимание: короткая задержка (2 цикла) работает с большинством устройств DDR DIMM, даже при частоте 133 МГц (266 МГц DDR). Но устройства DDR DIMM с частотой выше 133 МГц (266 МГц DDR) могут потребовать использования задержки 3 цикла. Если возможно, выбирайте значение 2 Cycles, чтобы обеспечить оптимальную производительность DDR DRAM. Переключайтесь на 3 цикла только в том случае, если у вас возникли проблемы с настройкой на 2 цикла.

В мобильных устройствах (например, ноутбуках) рекомендуем использовать задержку в 3 цикла. Это позволит ограничить выбросы тока, вызванные активацией строк. Благодаря этому энергопотребление и рабочая температура устройства DDR будут снижены, что особенно полезно для пользователей мобильных устройств.

Обычные опции: 4, 8.

Данная функция является аналогом функции SDRAM Burst Length, только называется по-другому. Ее используют многие производители. Почему? Это знают только они.

Блоковые операции (burst transactions) повышают производительность SDRAM, так как данные читаются и записываются блоками с использованием только одного адреса столбца.

В такой операции только при первой передаче данных для чтения или записи учитывается начальная задержка, необходимая для активации столбца. Последующие операции в последовательности выполняются без задержки. Это позволяет намного быстрее считывать и записывать блоки данных.

Например, блоковая операция из четырех записей может включать задержки: 4-1-1-1. На выполнение четырех записей операции понадобится семь циклов.

Если же четыре записи не объединены в блоковую операцию, задержки будут стандартными: 4-4-4-4. На выполнение четырех записей операции понадобится 16 циклов, то есть на 9 циклов больше (или в два раза медленнее).

Функция BIOS SDRAM Burst Len позволяет вам управлять продолжительностью операции записи.

Если вы выберите значение 4, блоковая операция записи будет ограничена четырьмя QW.

Если вы выберите значение 8, блоковая операция записи будет ограничена восемью QW.

Так как начальное ожидание CAS фиксировано для каждой операции, увеличение время записи позволяет записать или считать больше данных с меньшей задержкой. Поэтому запись длиной 8 выполняется быстрее, чем запись длиной 4.

Например, если контроллер памяти записывает в память блок данных продолжительностью в восемь единиц, эту задачу он может решить с использованием одной блоковой операции в восемь единиц или с использованием двух стандартных операций в четыре единицы каждая. Для блоковой операции будут действовать задержки: 4-1-1-1-1-1-1-1, то есть на всю операцию потребуется 11 циклов.

Для двух стандартных операций будут действовать задержки: 4-1-1-1-4-1-1-1. Это значит, что для завершения двух операций понадобится 14 циклов. Как видите, это медленнее, чем при использовании блоковой операции.

Рекомендуем выбрать значение 8, чтобы улучшить производительность системы.

Обычные опции: 4, 8.

Блоковые операции (burst transactions) повышают производительность SDRAM, так как данные читаются и записываются блоками с использованием только одного адреса столбца.

В такой операции только при первой передаче данных для чтения или записи учитывается начальная задержка, необходимая для активации столбца. Последующие операции в последовательности выполняются без задержки. Это позволяет намного быстрее считывать и записывать блоки данных.

Например, блоковая операция из четырех записей может включать задержки: 4-1-1-1. На выполнение четырех записей операции понадобится семь циклов.

Если же четыре записи не объединены в блоковую операцию, задержки будут стандартными: 4-4-4-4. На выполнение четырех записей операции понадобится 16 циклов, то есть на 9 циклов больше (или в два раза медленнее).

Функция BIOS SDRAM Burst Length позволяет управлять продолжительностью операции записи.

Если вы выберите значение 4, блоковая операция записи будет ограничена четырьмя QW.

Если вы выберите значение 8, блоковая операция записи будет ограничена восемью QW.

Так как начальное ожидание CAS фиксировано для каждой операции, увеличение время записи позволяет записать или считать больше данных с меньшей задержкой. Поэтому запись длиной 8 выполняется быстрее, чем запись длиной 4.

Например, если контроллер памяти записывает в память блок данных продолжительностью в восемь единиц, эту задачу он может решить с использованием одной блоковой операции в восемь единиц или с использованием двух стандартных операций в четыре единицы каждая. Для блоковой операции будут действовать задержки: 4-1-1-1-1-1-1-1, то есть на всю операцию потребуется 11 циклов.

Для двух стандартных операций будут действовать задержки: 4-1-1-1-4-1-1-1. Это значит, что для завершения двух операций понадобится 14 циклов. Как видите, это медленнее, чем при использовании блоковой операции.

Рекомендуем выбрать значение 8, чтобы улучшить производительность системы.

Обычные опции: 2, 3 (память SDR) или 1.5, 2, 2.5, 3 (память DDR)

При запросе от любой команды чтения строка памяти активируется с помощью RAS. Чтобы считать данные из ячейки памяти, соответствующий столбец активируется с помощью CAS.

Используя сигналы CAS, из одной активной строки можно считать несколько ячеек. Однако при считывании данных из другой строки активная строка должна быть деактивирована. Эта задержка называется ожидание CAS.

Задержка модуля памяти отражается в соответствующих спецификациях. Для JEDEC это первая цифра в последовательности из четырех цифр. Например, если ваш модуль памяти имеет спецификацию 2-3-4-7, задержка CAS для него будет равна 2 циклам.

Эта функция BIOS управляет задержкой (в циклах) между сигналом CAS и моментом, когда данные станут доступны в ячейке памяти. Кроме того, данная опция определяет количество циклов, которое требуется для завершения первой части операции. Другими словами, чем меньше время ожидания CAS, тем быстрее выполняется чтение и запись в память.

Так как активация столбца происходит при каждом считывании данных из новой ячейки памяти, ожидание CAS серьезно влияет на производительность памяти, особенно при использовании модулей SDR SDRAM. При работе с модулями DDR SDRAM эффект не так значителен.

Помните, что некоторые модули памяти могут неправильно работать с низким временем ожидания и терять данные. Советуем уменьшить настройку данной функции до 2 или 2.5 циклов, чтобы улучшить производительность памяти. Если система начнет работать нестабильно, увеличьте значение опции.

Интересно: если вы увеличите время ожидания CAS, это позволит модулю памяти работать с более высокой скоростью. Поэтому вы можете увеличить время ожидания CAS, если вы достигли предела при разгонке модулей SDRAM.

Это следует делать, в первую очередь, с модулями памяти DDR SDRAM, так как ожидание CAS не очень сильно влияет на производительность такой памяти (по сравнению с модулями памяти SDR). Нельзя недооценивать повышенную способность к разгонке при использовании более продолжительного времени ожидания CAS. Если вы хотите разогнать модули памяти DDR SDRAM, подумайте о том, чтобы увеличить время ожидания CAS. Полученное преимущество окупает небольшую потерю производительности.