Текст книги "Оптимизация BIOS. Полный справочник по всем параметрам BIOS и их настройкам"

Обычные опции: 1 Cycle, 4 Cycles, 8 Cycles, 16 Cycles, 32 Cycles.

Контроллер памяти позволяет одновременно открывать до четырех страниц. Все открытые страницы должны находиться в различных банках (в одном банке памяти можно открывать только одну страницу). Если запрос на чтение SDRAM попадает на открытые страницы, он может быть выполнен без задержки. Это известно как достижение страницы (page hit).

Обычно достижение страниц обеспечивает наилучшую производительность памяти для запрашивающего устройства. Однако поток подобных запросов может привести к тому, что запросы, не достигающие страниц, будут отложены на длительное время. В результате различные устройства получают неравные права на доступ к памяти, что может создать проблемы для некоторых устройств.

Данная функция BIOS предназначена для того, чтобы уменьшить недостаток данных, который возникает в случае, если запросы, не достигающие страниц, задерживаются. Это достигается путем ограничения количества запросов, достигших страниц, которые обрабатываются контроллером памяти перед тем, как обратиться к запросу, не дошедшему до страницы.

Обратите внимание: настройка данной функции определяет максимальное количество последующих запросов с достижением страницы, причем независимо от того, поступают ли подобные запросы из одного или нескольких банков памяти. По умолчанию используется значение 8 Cycles (то есть восемь следующих друг за другом запросов с достижением страницы, или восемь циклов, как их ошибочно называют).

Обычно значение по умолчанию (8 Cycles – 8 циклов) должно обеспечивать баланс между производительностью и свободным доступом к памяти для всех устройств. Вы можете попробовать использовать повышенное значение (16 Cycles – 16 циклов), чтобы повысить производительность памяти. Не советуем уменьшать значение: как правило, это ведет к увеличению числа прерываний на страницах.

Обычные опции: 1 Cycle, 4 Cycles, 8 Cycles, 16 Cycles, 32 Cycles.

Контроллер памяти позволяет одновременно открывать до четырех страниц. Все открытые страницы должны находиться в различных банках (в одном банке памяти можно открывать только одну страницу). Если запрос на чтение SDRAM попадает на открытые страницы, он может быть выполнен без задержки. Это известно как достижение страницы (page hit).

Обычно достижение страниц обеспечивает наилучшую производительность памяти для запрашивающего устройства. Однако поток подобных запросов может привести к тому, что запросы, не достигающие страниц, будут отложены на длительное время. В результате различные устройства получают неравные права на доступ к памяти, что может создать проблемы для некоторых устройств.

Данная функция BIOS предназначена для того, чтобы уменьшить недостаток данных, который возникает в случае, если запросы, не достигающие страниц, задерживаются. Это достигается путем ограничения количества запросов, достигших страниц, которые обрабатываются контроллером памяти перед тем, как обратиться к запросу, не дошедшему до страницы.

Обратите внимание: настройка данной функции определяет максимальное количество последующих запросов с достижением страницы, причем независимо от того, поступают ли подобные запросы из одного или нескольких банков памяти. По умолчанию используется значение 8 Cycles (восемь следующих друг за другом запросов с достижением страницы, или восемь циклов, как их ошибочно называют).

Обычно значение по умолчанию (8 Cycles – 8 циклов) должно обеспечивать баланс между производительностью и свободным доступом к памяти для всех устройств. Вы можете попробовать использовать повышенное значение (16 Cycles – 16 циклов), чтобы повысить производительность памяти. Не советуем уменьшать значение: как правило, это ведет к увеличению числа прерываний на страницах.

Обычные опции: Enabled, Disabled.

Эта функция BIOS является аналогом функции SDRAM Page Closing Policy.

Контроллер памяти позволяет удерживать открытыми до четырех страниц одновременно. В одном банке памяти может быть открыто не более одной страницы. Если запрос на чтение из SDRAM попадает на открытую страницу, он может быть выполнен мгновенно. Конечно, это повышает производительность.

Если запрос на чтение не может быть выполнен ни одной из четырех открытых страниц, возникают две возможности. Одна страница закрывается, чтобы открыть нужную страницу, либо закрываются все открытые страницы. В любом случае запросу приходится ждать полный цикл задержки.

Данная опция определяет, должна ли при наличии пропуска страницы система сохранять все страницы открытыми (закрывая только одну текущую страницу), либо закрывать их (все текущие страницы).

Настройка Enabled вынуждает контроллер памяти закрывать только одну страницу при наличии пропуска страницы. Это позволяет системе получить доступ к другим открытым страницам всего за один цикл.

Когда возникает пропуск страницы, имеется вероятность, что будет пропущена и страница, к которой обращаются последующие данные. При выполнении долгих операция считывания это может привести к тому, что в системе возникнет до четырех циклов ожидания. Разумеется, это сильно влияет на производительность памяти.

Настройка Disabled вынуждает контроллер при наличии пропуска страницы отправлять в интерфейс SDRAM команду All Banks Precharge (Обновить все банки). Все открытые страницы закрываются (обновляются). В результате последующим операциям достаточно лишь активировать нужные банки памяти.

Это полезно в случае, если последующие запросы на чтение обращаются к пропущенным страницам. Причина состоит в том, что банки памяти уже обновлены и готовы к активации. Для активации банков системе не придется ждать их обновления. Но вы не получите никаких преимуществ вследствие того, что запросы могут быть выполнены открытыми страницами.

Как видите, обе настройки имеют свои преимущества и недостатки. Тем не менее, опция Enabled позволяет получить повышенную производительность, так как открытые страницы обеспечивают очень быстрый доступ. При использовании значения Disabled содержимое памяти обновляется чаще. Это улучшает интеграцию данных, правда, только в том случае, если вы выбрали для опции SDRAM Refresh Interval значение, которое превышает 64 мсек.

Рекомендуем выбрать настройку Enabled, чтобы улучшить производительность памяти. Значение Disabled способно повысить интеграцию данных, но, если вы не изменяете настройку параметра SDRAM Refresh Interval, это вам не понадобится.

Обычные опции: 2, 3, 4, 5.

При запросе от любой команды чтения строка памяти активируется с помощью RAS. Чтобы считать данные из ячейки памяти, соответствующий столбец активируется с помощью CAS. Используя сигналы CAS, из одной активной строки можно считать несколько ячеек.

Однако при считывании данных из другой строки активная строка должна быть деактивирована. Имеет место небольшая задержка перед активацией другой строки. Данная задержка называется RAS Precharge Time или tRP.

Задержка модуля памяти отражается в соответствующих спецификациях. Для JEDEC это третья цифра в последовательности из четырех цифр. Например, если ваш модуль памяти имеет спецификацию 2-3-4-7, задержка RAS Precharge Delay для него будет равна 4 циклам.

Эта функция BIOS задает количество циклов, которое требуется для обновления RAS до активации другой строки. Если период RAS слишком велик, это может привести к снижению производительности, так как активация всех строк задерживается. При уменьшении периода обновления до 2 производительность повышается, так как новая строка может быть активирована быстрее.

Однако времени обновления 2 может быть недостаточно для некоторых модулей памяти. При этом активная строка может потерять свое содержимое до возврата в банк памяти. Это приведет к потере или повреждению данных в момент, когда контроллер памяти пытается считать данные или записать их в активную строку.

Мы советуем вам уменьшить настройку опции SDRAM RAS Precharge Delay до 2, чтобы увеличить производительность. Если вы столкнетесь с проблемой стабильности системы, увеличьте значение параметра до 3 или 4.

Обычные опции: 2, 3, 4.

При запросе от любой команды чтения строка памяти активируется с помощью RAS. Чтобы считать данные из ячейки памяти, соответствующий столбец активируется с помощью CAS. Используя сигналы CAS, из одной активной строки можно считать несколько ячеек.

Однако при считывании данных из другой строки активная строка должна быть деактивирована. Имеет место небольшая задержка перед активацией другой строки. Данная задержка называется RAS Precharge Time или tRP.

Задержка модуля памяти отражается в соответствующих спецификациях. Для JEDEC это третья цифра в последовательности из четырех цифр. Например, если ваш модуль памяти имеет спецификацию 2-3-4-7, задержка RAS Precharge Delay для него будет равна 4 циклам.

Эта функция BIOS задает количество циклов, которое требуется для обновления RAS до активации другой строки. Если период RAS слишком велик, это может привести к снижению производительности, так как активация всех строк задерживается. При уменьшении периода обновления до 2 производительность повышается, так как новая строка может быть активирована быстрее.

Однако времени обновления 2 может быть недостаточно для некоторых модулей памяти. При этом активная строка может потерять свое содержимое до возврата в банк памяти. Это приведет к потере или повреждению данных в момент, когда контроллер памяти пытается считать данные или записать их в активную строку.

Советуем уменьшить настройку опции SDRAM RAS Precharge Time до 2, чтобы увеличить производительность. Если вы столкнетесь с проблемой стабильности системы, увеличьте значение параметра до 3 или 4.

Обычные опции: 4, 5, 6, 7, 8, 9.

При запросе от любой команды чтения строка памяти активируется с помощью RAS. Чтобы считать данные из ячейки памяти, соответствующий столбец активируется с помощью CAS. Используя сигналы CAS, из одной активной строки можно считать несколько ячеек.

Однако при считывании данных из другой строки активная строка должна быть деактивирована. Строка не может быть деактивирована до тех пор, пока не закончится период Minimum RAS Pulse Width (или tRAS).

Задержка модуля памяти отражается в соответствующих спецификациях. Для JEDEC это четвертая цифра в последовательности из четырех цифр. Например, если ваш модуль памяти имеет спецификацию 2-3-4-7, задержка tRAS для него будет равна 7 циклам.

Как и функция DRAM Act to PreCharg CMD, эта функция управляет минимальным временем активации строки банка памяти (tRAS). Под временем активации подразумевается период между активацией строки и моментом, когда данная строка может быть деактивирована.

Если период tRAS слишком велик, это может привести к снижению производительности, так как деактивация всех активных строк задерживается. При уменьшении периода обновления активная строка может быть деактивирована быстрее.

Чтобы получить оптимальную производительность, используйте минимальное значение. Как правило, оно равно: CAS Latency (Время ожидания CAS) + tRCD + 2 цикла таймера. Например, если вы настроили CAS Latency на 2 цикла, а tRCD на 3 цикла, вы получаете значение, равное 7 циклам.

Если ваша система будет сообщать об ошибках или зависать, увеличьте значение tRCD на один цикл, чтобы стабилизировать работу.

Обычные опции: 2, 3, 4.

При запросе от любой команды чтения строка памяти активируется с помощью RAS. Чтобы считать данные из ячейки памяти, соответствующий столбец активируется с помощью CAS.

Перед использованием сигнала CAS имеет место небольшая задержка. Так как задержка происходит между RAS и CAS, ее называют RAS-to-CAS Delay (Задержка RAS-CAS) или tRCD. После задержки несколько столбцов в одной строке могут быть активированы без повторения задержки, если только не активируется новая строка, или не обновляется столбец.

Задержка модуля памяти отражается в соответствующих спецификациях. Для JEDEC это вторая цифра в последовательности из четырех цифр. Например, если ваш модуль памяти имеет спецификацию 2-3-4-7, задержка RAS-to-CAS Delay для него будет равна 3 циклам.

Эта функция BIOS задает задержку между сигналами RAS и CAS. Так как задержка имеет место при обновлении и активации строки, ее уменьшение позволяет повысить производительность.

Советуем уменьшить настройку опции SDRAM RAS-to-CAS Delay до 3 или 2,

чтобы увеличить производительность. Но повышение производительности не будет таким же значительным, как при уменьшении времени ожидания CAS.

Если вы введете слишком низкое значение, контроллер памяти может создать сигнал CAS до того, как активная строка будет готова. Это может вызвать нестабильность в работе системы. Если вы столкнетесь с проблемой стабильности системы, увеличьте задержку.

Интересно: увеличение задержки RAS-to-CAS может позволить модулю памяти работать на более высокой частоте. Если вы планируете разогнать ваши модули памяти SDRAM, попробуйте увеличить задержку RAS-to-CAS.

Обычные опции: 4, 5, 6, 7, 8, 9.

При запросе от любой команды чтения строка памяти активируется с помощью RAS. Чтобы считать данные из ячейки памяти, соответствующий столбец активируется с помощью CAS. Используя сигналы CAS, из одной активной строки можно считать несколько ячеек.

Однако при считывании данных из другой строки активная строка должна быть деактивирована. Строка не может быть деактивирована до тех пор, пока не закончится период Minimum Row Active Time (или tRAS).

Задержка модуля памяти отражается в соответствующих спецификациях. Для JEDEC это четвертая цифра в последовательности из четырех цифр. Например, если ваш модуль памяти имеет спецификацию 2-3-4-7, задержка tRAS для него будет равна 7 циклам.

Как и функция DRAM Act to PreCharg CMD, эта функция управляет минимальным временем активации строки банка памяти (tRAS). Под временем активации подразумевается период между активацией строки и моментом, когда данная строка может быть деактивирована. Это также период времени, в течение которого строка остается открытой.

Если период tRAS слишком велик, это может привести к снижению производительности, так как деактивация всех активных строк задерживается. При уменьшении периода обновления активная строка может быть деактивирована быстрее.

Если период tRAS слишком мал, времени для завершения блоковой операции может не хватить. Это снижает производительность и способно привести к потере или повреждению данных.

Чтобы получить оптимальную производительность, используйте минимальное значение. Как правило, оно равно: CAS Latency (Время ожидания CAS) + tRCD + 2 цикла таймера. Например, если вы настроили CAS Latency на 2 цикла, а tRCD на 3 цикла, вы получаете значение, равное 7 циклам.

Если ваша система будет сообщать об ошибках или зависать, увеличьте значение tRAS на один цикл, чтобы стабилизировать работу.

Обычные опции: 7, 8, 9, 10, 11, 12, 13.

Эта функция BIOS управляет параметром Row Cycle Time (или tRC) для модуля памяти. Количество циклов строки определяет минимальное количество циклов, которое требуется строке памяти, чтобы пройти полный цикл от активации строки до ее обновления в активную строку.

Количество циклов строки (tRC) = минимальное количество циклов активации строки (tRAS) + время обновления строки (tRP). Поэтому перед настройкой количества циклов строки следует определить значения параметров tRAS и tRP.

Задержка tRAS отражается в соответствующих спецификациях. Для JEDEC это четвертая цифра в последовательности из четырех цифр. Например, если ваш модуль памяти имеет спецификацию 2-3-4-7, задержка tRAS для него будет равна 7 циклам.

Задержка tRP отражается в соответствующих спецификациях. Для JEDEC это третья цифра в последовательности из четырех цифр. Например, если ваш модуль памяти имеет спецификацию 2-3-4-7, задержка tRP для него будет равна 4 циклам.

Если количество циклов строки слишком велико, это может привести к снижению производительности, так как деактивация активных строк после завершения цикла задерживается. При уменьшении количества циклов новый цикл начнется быстрее.

Однако если количество циклов строки слишком мало, новый цикл может начаться до завершения обновления активной строки. Это снижает производительность системы и может вызвать потерю или повреждение данных.

Чтобы получить оптимальную производительность, используйте минимальное значение в соответствии с формулой: tRC = tRAS + tRP. Например, если вы настроили tRAS на 7 циклов, а tRP на 4 цикла, вы получаете значение, равное 11 циклам.

Обычные опции: 4, 5, 6, 7, 8, 9.

При запросе от любой команды чтения строка памяти активируется с помощью RAS. Чтобы считать данные из ячейки памяти, соответствующий столбец активируется с помощью CAS. Используя сигналы CAS, из одной активной строки можно считать несколько ячеек.

Однако при считывании данных из другой строки активная строка должна быть деактивирована. Строка не может быть деактивирована до тех пор, пока не закончится период Minimum Row Active Time (или tRAS).

Задержка модуля памяти отражается в соответствующих спецификациях. Для JEDEC это четвертая цифра в последовательности из четырех цифр. Например, если ваш модуль памяти имеет спецификацию 2-3-4-7, задержка tRAS для него будет равна 7 циклам.

Как и функция DRAM Act to PreCharg CMD, эта функция управляет минимальным временем активации строки банка памяти (tRAS). Под временем активации подразумевается период между активацией строки и моментом, когда данная строка может быть деактивирована. Это также период времени, в течение которого строка остается открытой.

Если период tRAS слишком велик, это может привести к снижению производительности, так как деактивация всех активных строк задерживается. При уменьшении периода обновления активная строка может быть деактивирована быстрее.

Если период tRAS слишком мал, времени для завершения блоковой операции может не хватить. Это снижает производительность и может привести к потере или повреждению данных.

Чтобы получить оптимальную производительность, используйте минимальное значение. Как правило, оно равно: CAS Latency (Время ожидания CAS) + tRCD + 2 цикла таймера. Например, если вы настроили CAS Latency на 2 цикла, а tRCD на 3 цикла, вы получаете значение, равное 7 циклам.

Если ваша система будет сообщать об ошибках или зависать, увеличьте значение tRAS на один цикл, чтобы стабилизировать работу.

Обычные опции: 7, 8, 9, 10, 11, 12, 13.

Эта функция BIOS управляет параметром Row Cycle Time (или tRC) для модуля памяти. Количество циклов строки определяет минимальное количество циклов, которое требуется строке памяти, чтобы пройти полный цикл от активации строки до ее обновления в активную строку.

Количество циклов строки (tRC) = минимальное количество циклов активации строки (tRAS) + время обновления строки (tRP). Поэтому перед настройкой количества циклов строки следует определить значения параметров tRAS и tRP.

Задержка tRAS отражается в соответствующих спецификациях. Для JEDEC это четвертая цифра в последовательности из четырех цифр. Например, если ваш модуль памяти имеет спецификацию 2-3-4-7, задержка tRAS для него будет равна 7 циклам.

Задержка tRP отражается в соответствующих спецификациях. Для JEDEC это третья цифра в последовательности из четырех цифр. Например, если ваш модуль памяти имеет спецификацию 2-3-4-7, задержка tRP для него будет равна 4 циклам.

Если количество циклов строки слишком велико, это может привести к снижению производительности, так как деактивация активных строк после завершения цикла задерживается. При уменьшении количества циклов новый цикл начнется быстрее.

Однако если количество циклов строки слишком мало, новый цикл может начаться до завершения обновления активной строки. Это снижает производительность системы и может вызвать потерю или повреждение данных.

Чтобы получить оптимальную производительность, используйте минимальное значение в соответствии с формулой: tRC = tRAS + tRP. Например, если вы настроили tRAS на 7 циклов, а tRP на 4 цикла, вы получаете значение, равное 11 циклам.